显示装置及其共同电压产生电路制造方法及图纸

一种适用于一显示装置的共同电压产生电路及显示装置，包括锁存器和电压调整电路。锁存器是依据一输入信号，而分别从一正相锁存输出端和一反相锁存输出端输出一第一锁存输出信号和一第二锁存输出信号。其中，第二锁存输出信号与输入信号和第一锁存输出信号反相。电压调整电路用以调整第一锁存输出信号或第二锁存输出信号的电压电位。

【技术实现步骤摘要】
【专利摘要】一种适用于一显示装置的共同电压产生电路及显示装置，包括锁存器和电压调整电路。锁存器是依据一输入信号，而分别从一正相锁存输出端和一反相锁存输出端输出一第一锁存输出信号和一第二锁存输出信号。其中，第二锁存输出信号与输入信号和第一锁存输出信号反相。电压调整电路用以调整第一锁存输出信号或第二锁存输出信号的电压电位。【专利说明】显示装置及其共同电压产生电路
本专利技术涉及一种显示器的架构，且特别是有关于一种显示器中提供共同电压的电路的架构。
技术介绍
图1绘示为一种公知液晶显示装置的像素驱动电路。请参照图1，在像素100中，包括晶体管102，其具有耦接至数据线112的第一端，耦接至扫描线114的栅极端。另外，像素100还包括储存电容104和液晶电容106。储存电容104的一端耦接晶体管102的第二端且储存电容的另一端耦接共同电压Cst_com，而液晶电容106的一端耦接晶体管102的第二端而液晶电容106的另一端耦接至液晶共同电压Clc_com。其中，液晶共同电压Clc_com为固定的直流电压信号。当扫描信号从扫描线114施加到晶体管102时，晶体管102会被开启。此时，若是数据信号从数据线112送至晶体管102的第一端时，就会被导通至晶体管102的第二端，而对储存电容104充电。当储存电容104被充电完成后，储存电容共同电压Cst_Com的电位会被调整而提升或拉低，使得晶体管102的第二端的电位到达一预设电位，并且进而使液晶电容106的电压达到预设的电位。然而现今共同电压产生电路的电路架构因过于庞大并且占据显示装置的边框，使得显示装置无法有效降低边框面积而达到窄边框的需求。
技术实现思路
本专利技术提供一种显示装置，包括显示区、多个扫描线、多个共同电压线和多个共同电压产生电路，并且每一扫描线和每一共同电压线分别对应于像素列其中之一。显示区具有多个像素列依序排列，并且每一像素依序排列有多个像素驱动电路。另外，各扫描线和各共电压线分别对应像素列其中之一，以耦接对应的像素列中的像素单元。类似地，每一共同电压产生电路分别对应像素列至少其中之一，并且耦接对应的像素列的共同电压线，以产生各共同电压线的储存电容共同电压信号。其中，每一共同电压电路包括锁存器和电压调整电路。锁存器具有一锁存输入端和一触发端，分别接收一输入信号，以及扫描线其中之一的扫描信号当作触发信号。另外，锁存器还具有一正相锁存输出端和一反相锁存输出端。当触发信号被致能时，锁存器会依据输入信号的状态，而从正相锁存输出端输出具有与输入信号同相位的一第一锁存输出信号，并且从反相锁存输出端输出与输入信号反相的一第二锁存输出信号。另外，电压调整电路则是耦接锁存电路，用以调整第一锁存输出信号及第二锁存输出信号其中之一电压电位，而产生储存电容共同电压信号。本专利技术公开一种显示装置，其包括一显示区，具有多个像素列、多条扫描线以及多条共同电压线，每一扫描线和每一共同电压线分别对应这些像素列其中之一；以及多个共同电压产生电路，分别耦接这些共同电压线，每一共同电压产生电路分别对应这些像素列至少其中之一，而每一这些共同电压产生电路包括:一锁存器，具有一锁存输入端和一触发端，分别接收一输入信号和一触发信号，且该锁存器更具有一正相锁存输出端和一反相锁存输出端，其中该正相锁存输出端用以输出具有与该输入信号同相位的一第一锁存输出信号，该反相锁存输出端用以输出与该输入信号反相的一第二锁存输出信号；以及一电压调整电路，耦接该锁存器，用以输出一共同电压信号至所对应的共同电压线。本专利技术另公开一种显示装置，包括一显示区，具有多个像素列、多条扫描线以及多条共同电压线，每一扫描线和每一共同电压线分别对应这些像素列其中之一；多个第一共同电压产生电路，设置于该显示区的第一侧，用以提供对应于这些像素列中相邻二者的共同电压信号；以及多个第二共同电压产生电路，相应于这些第一共同电压产生电路设置于该显示区的第二侧，用以提供这些像素列中相邻二者的共同电压信号，其中每一第一共同电压产生电路与每一第二共同电压产生电路包括:一锁存器，具有一锁存输入端和一触发端，分别接收一输入信号以及一扫描信号，且该锁存器具有一正相锁存输出端和一反相锁存输出端，分别用以输出具有与该输入信号同相位的一正相锁存输出信号，以及输出与该输入信号反相的一反相锁存输出信号；以及一缓冲电路，其输入端I禹接该锁存器的正相锁存输出端；一第一电压调整电路，用以依据该缓冲电路的输出端的电位而输出对应的两相邻像素列中第一者的一共同电压信号；一多路复用器，具有一多路复用输入端、一多路复用输入端、一选择端以及一多路复用输出端，其中该多路复用输入端与该多路复用输入端分别耦接该锁存器的正相锁存输出端和反相锁存输出端，且该选择端耦接该锁存器所接收的该扫描信号，以依据对应的该扫描信号而决定输出该正相锁存输出信号或该反相锁存输出信号；以及一第二电压调整电路，耦接该多路复用器，以依据该多路复用输出端的电位，而输出对应的两相邻像素列中第二者的一共同电压信号。本专利技术还公开一种电压产生电路,包括一锁存器，具有一锁存输入端和一触发端，分别接收一输入信号和一触发信号，且该锁存器更具有一正相锁存输出端和一反相锁存输出端，其中该正相锁存输出端用以输出具有与该输入信号同相位的一第一锁存输出信号，该反相锁存输出端用以输出与该输入信号反相的一第二锁存输出信号；以及一第一电压调整电路，耦接该锁存器，并用以输出一第一共同电压信号。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。【专利附图】【附图说明】图1绘示为一种液晶显示装置的像素驱动电路；图2A和图2B分别绘示为依照本专利技术的一实施例的共同电压产生电路的架构图；图3A绘示为依照本专利技术第一实施例的一种显示装置的架构图；图3B绘不为依照本专利技术第一实施例的一种储存电容共同电压信号的信号时序图；图4A绘示为依照本专利技术第二实施例的一种显示装置的架构图；图4B绘示为依照本专利技术第二实施例的一种储存电容共同电压信号的信号时序图；图5A绘示为依照本专利技术第三实施例的一种显示装置的架构图；图5B绘示为依照本专利技术第三实施例的一种储存电容共同电压信号的信号时序图；图6绘示为依照本专利技术第三实施例的一种像素驱动电路；图7绘示为依照本专利技术第四实施例的一种显示装置的架构图；图8A绘示为依照本专利技术第五实施例的一种显示装置的架构图；图SB绘示为依照本专利技术第五实施例的一种储存电容共同电压信号的信号时序图；图9绘示为依照本专利技术第六实施例的一种显示装置的架构图；图1OA和图1OB绘示为依照本专利技术另一实施例的共同电压产生电路的架构图；图1lA绘示为依照本专利技术第七实施例的一种显示装置的架构图；图1lB绘示为依照本专利技术第七实施例的一种储存电容共同电压信号的时序图；图12A绘示为依照本专利技术第八实施例的一种显示装置的架构图；图12B和图12C分别绘示为依照本专利技术的一实施例的一种图12A中的锁存电路的架构图；图12D绘示为依照本专利技术第八实施例的一种储存电容共同电压信号的时序图；图13绘示为依照本专利技术第九实施例的一种显示装置的架构图。其中，附图标记 100:像素单元102、312、314、802:开关单元104、604、804本文档来自技高网...

【技术保护点】
一种电压产生电路，其特征在于，包括：一锁存器，具有一锁存输入端和一触发端，分别接收一输入信号和一触发信号，且该锁存器更具有一正相锁存输出端和一反相锁存输出端，其中该正相锁存输出端用以输出具有与该输入信号同相位的一第一锁存输出信号，该反相锁存输出端用以输出与该输入信号反相的一第二锁存输出信号；以及一第一电压调整电路，耦接该锁存器，并用以输出一第一共同电压信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴旻鸿，白承丘，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：