双向静电放电(ESD)保护器件制造技术

本发明专利技术涉及一种双向静电放电(ESD)保护器件，其包括具有顶部半导体表面的衬底，所述顶部半导体表面包括形成于其中的第一可控硅整流器(SCR)和第二SCR，所述SCR包括图案化的p掩埋层(PBL)，所述PBL包括多个PBL区域。所述第一SCR包括第一和第二n沟道远端漏极MOS器件，每个MOS器件具有栅极和在p‑本体内的源极并且共享第一合并漏极。所述第二SCR包括第三和第四n沟道远端漏极MOS器件，每个MOS器件具有栅极和在p‑本体内的源极并且共享第二合并漏极。所述多个PBL区域只在所述源极的至少一部分下面，而排除在任一合并漏极下面。

【技术实现步骤摘要】
双向静电放电(ESD)保护器件
公开的实施例涉及半导体集成电路(IC)，并且更具体地涉及基于可控硅整流器(SCR)的静电放电(ESD)保护器件，其包括远端漏极MOS器件，例如n沟道漏极扩展MOS(DENMOS)器件。
技术介绍
在带电主体(人体或其他主体)物理接触集成电路(IC)的时候，现代高密度集成电路容易受到带电本体的ESD的损坏，这是众所周知的。当电荷量超出穿过IC的导电路径的能力时，发生ESD损坏。典型的ESD失效机制包括导致结短路的热失控以及导致栅结短路的介电击穿(例如，在金属氧化物半导体(MOS)的背景下)。往往很难分析给定IC的ESD易感性，这是因为ESD事件的电荷-时间特性在各种ESD来源之中变化颇大。根据多个模型来表征现代IC的ESD保护，其中每个模型意欲模拟特定类型的ESD事件。人体模型(HBM)模拟接触IC的带电人体的放电，并且通过150pF的电容在大约100ns内对IC放电来实现。机器模型(MM)模拟金属物体例如IC测试和制造设备的放电，并且通常使用具有比HBM更低内电阻的更高电容，从而导致更快的放电时间。带电器件模型(CDM)模拟带电IC对大地的放电，而不是对IC的放电。这些不同的放电特性和极性在IC内不同的失效表现中呈现；实际上，这种传导可能跟随器件内的不同路径。ESD保护器件一般通过提供高容量电流传导路径来操作，以使得短暂但大量的ESD电荷可以被安全地引导离开不能处理ESD事件的结构。在某些情况下，ESD保护对特定的端子是固有的，例如在电源端子的情况中，其可以提供能够引导ESD电荷的非常大的p-n结面积。另一方面，输入和输出(功能性)端子通常具有并行添加到功能性端子的单独ESD保护器件。理想的ESD保护器件响应于ESD事件快速打开，其具有大电流导通能力，但是在正常IC操作期间保持关闭且呈现出基本无负载或泄漏。基于SCR的ESD保护器件是已知的。为了双向保护，并行提供两个SCR。然而，对于SCR，可能难以隔离电流流动路径，尤其是在国际电工委员会(IEC)引弧(strike)期间。例如，在负引弧期间，可能难以防止电流流入衬底，其可能导致电流流到IC上的附近器件并因此损坏附近器件。此外，高电压系统等级(IEC)的ESD保护要求将ESD保护器件的设计置于严格的约束中。特别地，在引弧期间必须保持适当高的击穿电压且同时使高电流能够流过。某些高电压MOS器件对ESD特别敏感。例如，人们已经观察到远端漏极MOS器件例如漏极扩展MOS(DEMOS)器件提供非常差的固有ESD保护。远端漏极MOS器件包括DEMOS器件以及包括横向双扩散MOS(LDMOS)器件的双扩散MOS(DMOS)器件。这种远端漏极MOS器件可以包括在漏极区域下面的p型掩埋层(PBL)，以便提供较高的源极对漏极击穿电压，同时允许由于已知的精简表面场(“resurf”)原理导致的功率有效的开关操作。
技术实现思路
公开的实施例认可常规的基于双向可控硅整流器(SCR)的双向静电放电(ESD)保护器件通过将具有在合并漏极下面的p型掩埋层(PBL)的两个远端漏极MOS(例如DEMOS或LDMOS)器件的漏极端接合在一起来建造，以便增加在正常操作(即低电压/非ESD)情况下会漏电的击穿电压(例如增加到>45V)。本专利技术人已经认识到这种泄漏起因于在接收引弧的ESD保护器件的“+”端与“-”端(被接地)之间经由从器件的源极到作为“+”端的本体的路径的穿通现象，所述路径向下穿过轻掺杂深n阱(DNWell)到PBL，横向穿过PBL，然后向上穿过DNWell到达本体，并到达作为“-”端子的器件源极。应当注意到，穿通现象对于单向SCR或其“母体”n沟道DEMOS或n沟道LDMOS来说不是问题，因为在这些应用中“+”端是晶体管阵列的源极，因此具有相同的电势。因此，这种泄漏问题对于双向SCR例如本文公开的双向SCR来说是独一无二的。因此，所公开的基于双向SCR的ESD保护器件不采用在合并漏极下面的PBL。不是消除PBL以减少泄漏并由此丧失击穿电压的改善，所公开的基于双向SCR的ESD保护器件是将PBL定位在源极端的下面，这明显教导偏离要求PBL在漏极下面以实现高击穿电压的精简表面场原理。已经意外地发现这种源极PBL布局保持高击穿电压，且同时降低或消除由于如上所述的“+”与“-”端子之间经由PBL的穿通现象所导致的泄漏。此外，已经意外地发现所公开的基于双向SCR的ESD保护器件的PBL的源极布局提供了控制电流流动路径的能力，并且与具有在接合漏极下面的PBL的已知基于双向SCR的ESD保护电路相比，改善了基于双向SCR的ESD保护电路的稳健性。所公开的基于双向SCR的ESD保护器件也是有利的，这是因为实施方式可以仅仅是布局的解决方案，而不需要改变可能不利地影响所公开的ESD保护IC器件实施例的IC上的其他器件的工艺参数。附图说明现将参考附图，其不必按比率绘制，其中：图1是根据示例性实施例的示例性基于双向SCR的ESD保护器件的横截面视图，其包括被显示为漏极扩展n沟道MOS(DENMOS)器件的具有合并/公共漏极的n沟道高压MOS器件。图2是根据另一示例性实施例的示例性ESD保护的IC的横截面视图，所述ESD保护的IC包括功能线路和为功能线路上的至少一个引脚提供ESD保护的所公开基于双向SCR的ESD保护器件。图3示出根据示例性实施例的ESD保护的IC的高级描述，其中所公开的基于双向SCR的ESD保护器件可以被合并到所述IC中以保护该IC的一个或更多端子。图4是针对一个已知基于双向SCR的ESD保护器件与另一个已知基于双向SCR的ESD保护器件以及所公开的基于双向SCR的ESD保护器件在400K下对比的logI+对V+数据，其中所述一个已知基于双向SCR的ESD保护器件具有第一和第二SCR且每个SCR包括具有合并/公共漏极而没有PBL的DENMOS器件，所述另一个已知基于双向SCR的ESD保护器件具有第一和第二SCR且每个SCR包括具有合并/公共漏极和在合并漏极下面的PBL的DENMOS器件，所公开的基于双向SCR的ESD保护器件具有第一和第二SCR且每个SCR包括具有合并/公共漏极和在源极下面的PBL的DENMOS器件。具体实施方式参考附图描述了示例性实施例，其中同样的参考数字被用于指定类似或等同的元件。动作或事件的图示次序不应当被认为是限制性的，因为某些动作或事件可以以不同的次序出现和/或与其他动作或事件并行出现。此外，某些图示的动作或事件对于实施根据本公开的方法来说可能是不需要的。图1是根据示例性实施例的示例性基于双向SCR的ESD保护器件100的横截面视图，该器件包括具有合并/公共漏极的第一和第二增强模式n沟道远端漏极MOS器件，其被示为DENMOS器件130、140、150和160。应当注意到，虽然在图1和图2(在下面描述)中示出的DENMOS器件被显示为具有正方形或大致正方形的特征几何形状，但是如本领域所知，远端漏极MOS器件通常被设计为具有条带状(细长矩形)或有时候为圆形的特征几何形状，而不是示出的正方形特征件。所公开的实施例包括具有这些特征形状中任意一种的远端漏极MOS器件。ESD保护器件100包括具有顶部半导体表面106本文档来自技高网...

【技术保护点】
一种双向静电放电ESD保护器件，其包括：具有顶部半导体表面的衬底，所述顶部半导体表面包括形成于其中的第一可控硅整流器即SCR和第二SCR，所述SCR包括图案化的p掩埋层即PBL，所述PBL包括多个PBL区域；所述第一SCR包括第一和第二n沟道远端漏极MOS器件，所述第一和第二n沟道远端漏极MOS器件中的每个具有栅极和在p?本体内的源极并且共享第一合并漏极；以及所述第二SCR包括第三和第四n沟道远端漏极MOS器件，所述第三和第四n沟道远端漏极MOS器件中的每个具有栅极和在p?本体内的源极并且共享第二合并漏极；其中所述多个PBL区域直接在所述源极的至少一部分下面，而排除直接在所述第一合并漏极和所述第二合并漏极下面。

【技术特征摘要】
2012.04.27 US 13/457,6001.一种双向ESD保护器件，其包括：具有顶部半导体表面的衬底，所述顶部半导体表面包括形成于其中的第一可控硅整流器即第一SCR和第二可控硅整流器即第二SCR，所述第一SCR和所述第二SCR包括图案化的p掩埋层即PBL，所述PBL包括多个PBL区域；所述第一SCR包括第一n沟道远端漏极MOS器件和第二n沟道远端漏极MOS器件，所述第一n沟道远端漏极MOS器件和所述第二n沟道远端漏极MOS器件中的每个具有栅极和在p-本体内的源极并且共享第一合并漏极；以及所述第二SCR包括第三n沟道远端漏极MOS器件和第四n沟道远端漏极MOS器件，所述第三n沟道远端漏极MOS器件和所述第四n沟道远端漏极MOS器件中的每个具有栅极和在p-本体内的源极并且共享第二合并漏极；其中所述多个PBL区域只在所述源极的至少一部分下面，而排除在所述第一合并漏极和所述第二合并漏极下面。2.根据权利要求1所述的双向ESD保护器件，其中所述第一n沟道远端漏极MOS器件、所述第二n沟道远端漏极MOS器件、所述第三n沟道远端漏极MOS器件和所述第四n沟道远端漏极MOS器件中的每个包括n沟道漏极扩展MOS器件即DENMOS器件。3.根据权利要求1所述的双向ESD保护器件，其中所述顶部半导体表面是硅表面。4.根据权利要求1所述的双向ESD保护器件，其中所述多个PBL区域与所述p-本体中相应一个的面积匹配。5.根据权利要求1所述的双向ESD保护器件，其中所述多个PBL区域完全在所述p-本体中相应一个的面积内。6.根据权利要求1所述的双向ESD保护器件，其进一步包括在所述顶部半导体表面中的多个介电隔离特征件。7.根据权利要求6所述的双向ESD保护器件，其中所述多个介电隔离特征件包括浅沟道隔离特征件即STI特征件。8.根据权利要求6所述的双向ESD保护器件，其中所述多个介电隔离特征件包括硅局部氧化特征件即LOCOS特征件。9.一种双向ESD保护器件，其包括：具有顶部硅表面的衬底，所述顶部硅表面包括形成于其中的第一可控硅整流器即第一SCR和第二可控硅整流器即第二SCR，所述第一SCR和所述第二SCR包括图案化的p掩埋层即PBL，所述PBL包括多个PBL区域；所述第一SCR包括第一n沟道漏极扩展MOS器件即第一DENMOS器件和第二DENMOS器件，所述第一DENMOS器件和所述...

【专利技术属性】
技术研发人员：H·L·爱德华兹，A·A·萨尔曼，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：