处理器系统以及用于操作计算机处理器的方法技术方案
【技术实现步骤摘要】
处理器系统以及用于操作计算机处理器的方法
本领域一般涉及通过以层叠配置连接处理器而形成的三维（3-D）多处理器器件，以及用于控制3-D层叠多处理器器件以选择性地在多种操作模式中的一种模式下操作的方法。
技术介绍
在半导体处理器芯片制造领域，在处理器技术的早期很多公司都生产单芯片处理器。在最近十年左右，摩尔定律继续缩小尺寸，很多公司和其他实体已经设计了在单层上具有多个处理器的处理器芯片。但是，随着每个芯片上的处理器数量的持续增加，处理器之间的片上通信变得有问题。例如，随着处理器芯片的2D尺寸增加以适应更多处理器，处理器之间的水平布线长度增加（在mm或cm范围中），导致处理器之间通信的周期延迟，并需要沿着处理器之间的通信路径来使用高功率片上驱动器。此外，与处理器之间的通信相关的周期延迟随着处理器工作频率的增加而增加
技术实现思路
本专利技术的示例性实施例一般包括通过以层叠配置连接处理器而形成的三维（3-D）处理器器件，以及用于控制3-D层叠多处理器器件以选择性地在多种操作模式中的一种模式下操作的方法。在本专利技术的一个示例性实施例中，一种处理器系统包括包含第一处理器的第一...
【技术保护点】
一种处理器系统，包括：包含第一处理器的第一处理器芯片；包含第二处理器的第二处理器芯片，其中，所述第一和第二处理器芯片以层叠配置连接，其中所述第一和第二处理器通过所述第一和第二处理器芯片之间的垂直连接而连接；以及模式控制电路，其选择性地在多种操作模式中的一种模式下操作所述处理器系统，其中，在第一操作模式下，所述第一和第二处理器被配置为实现提前运行功能，其中，所述第一处理器操作执行的主线程且所述第二处理器操作执行的提前运行线程。
【技术特征摘要】
2012.04.20 US 13/452,1131.一种处理器系统，包括：包含第一处理器的第一处理器芯片；包含第二处理器的第二处理器芯片，其中，所述第一和第二处理器芯片以层叠配置连接，其中所述第一和第二处理器通过所述第一和第二处理器芯片之间的垂直连接而连接；以及模式控制电路，其选择性地在多种操作模式中的一种模式下操作所述处理器系统，其中，在第一操作模式下，所述第一和第二处理器被配置为共享高速缓存存储器，所述第一和第二处理器被配置为实现提前运行功能，其中，所述第一处理器操作执行的主线程且所述第二处理器操作执行的提前运行线程，其中，在所述第一操作模式下，通过执行能产生高速缓存不命中并解决程序流程的程序指令而抛弃与产生可能的高速缓存不命中或解决程序流程无关的其他程序指令，所述第二处理器在所述第一处理器之前投机地运行。2.如权利要求1所述的处理器系统，其中，所述第一和第二处理器芯片相同。3.如权利要求1所述的处理器系统，其中，在所述第一操作模式下，所述第一处理器保持执行程序的体系结构状态，其中，所述第二处理器执行相同的程序，但使用投机状态在所述第一处理器之前投机地运行。4.如权利要求1所述的处理器系统，其中，在所述第一操作模式下，所述第一和第二处理器使用所述第一和第二处理器芯片之间的所述垂直连接来互相通信。5.如权利要求1所述的处理器系统，其中，在所述第一操作模式下，至少被所述第一处理器或所述第二处理器使用的高速缓存存储的一个或多个部分不被用作高速缓存存储，而是被用作对于所述处理器系统中的其他实体不可见的私有存储。6.一种处理器系统，包括：包含第一处理器的第一处理器芯片；包含第二处理器的第二处理器芯片，其中，所述第一和第二处理器芯片以层叠配置连接，其中所述第一和第二处理器通过所述第一和第二处理器芯片之间的垂直连接而连接；以及模式控制电路，其选择性地在多种操作模式中的一种模式下操作所述处理器系统，其中，在第一操作模式下，所述第一和第二处理器被配置为共享高速缓存存储器，其中，共享的高速缓存存储器的一部分被配置为只能被所述第一和第二处理器存取的私有存储区域，其中，在所述第一操作模式下，通过执行能产生高速缓存不命中并解决程序流程的程序指令而抛弃与产生可能的高速缓存不命中或解决程序流程无关的其他程序指令，所述第二处理器在所述第一处理器之前投机地运行。7.如权利要求6所述的处理器系统，其中，所述共享的高速缓存存储器的一部分被重新配置为只能被所述第一和第二处理器存取的私有存储区域，以保持对于所述第一和第二处理器以外的任何实体来说不可见的状态。8.如权利要求6所述的处理器系统，其中，所述高速缓存存储器是通过聚集与所述第一和第二处理器相关的两个对准的高速缓存而配置的共享的高速缓存。9.一种操作计...
【专利技术属性】
技术研发人员：A·布于克托苏诺格卢，P·G·埃玛，A·M·哈特斯泰因，M·B·希利，K·K·凯拉斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。