图像拾取装置制造方法及图纸

本发明专利技术涉及一种图像拾取装置。根据本发明专利技术的图像拾取装置的实施例在半导体基板上包括具有多个像素列的成像区域和分别对于各像素列或多个像素列设置的多个列电路。所述列电路中的每一个具有第一电路块和第二电路块，并且，第一电路块和第二电路块经由共用导线接收偏置电压。第一电路块包含放大器电路。第二电路块被配置为能够在第一模式与功耗比第一模式小的第二模式之间切换。第二电路块从第二模式到第一模式的迁移时间段是第一电路块中的放大器电路执行放大操作的时间段以外的时间段。

【技术实现步骤摘要】
图像拾取装置
本专利技术涉及图像拾取装置，特别是涉及功耗降低。
技术介绍
固态图像拾取装置一般具有矩阵状布置像素的成像区域。对于各像素列或多个像素列设置列电路。列电路可以是放大器电路、噪声减少电路或模拟－数字转换电路等。作为这种固态图像拾取装置的例子，在日本专利公开No.2009-224524中公开的配置是已知的。根据日本专利公开No.2009-224524，当信号从像素被传送到存储或保持通过列信号线在不同的时间传送的信号的两个保持电容器中的一个保持电容器时，可以抑制另一保持电容器中的基准电源电极的电势的变化。近年来，固态图像拾取装置中的功耗的减少已成为大的问题。本专利技术的专利技术人等在包含于列电路中的不同的电路块从共用导线接收电源电压或接地电势的配置中发现了新问题。更具体而言，当电路块通过在具有大的功耗的第一模式与具有小的功耗的第二模式之间切换而操作时，可能在从共用导线接收电压的不同的电压块中出现由于对于信号的相互影响导致的噪声。本专利技术提供即使在具有减少功耗的操作的配置中也可抑制噪声的增加的固态图像拾取装置。
技术实现思路
鉴于该问题，本专利技术提供一种图像拾取装置，该图像拾取装置在半导体基板上包括具有多个像素列的成像区域和分别对于各像素列或多个像素列设置的多个列电路。在这种情况下，列电路中的每一个具有第一电路块和第二电路块，并且，第一电路块和第二电路块经由共用导线接收偏置电压。第一电路块包含放大器电路。第二电路块被配置为能够在第一模式与功耗比第一模式小的第二模式之间切换，并且，第二电路块从第二模式到第一模式的迁移时间段是第一电路块中的放大器电路执行放大操作的时间段以外的时间段。参照附图阅读示例性实施例的以下说明，本专利技术的其它特征将变得清晰。附图说明图1是根据第一实施例的图像拾取装置的框图。图2是根据第一实施例的图像拾取装置中的列电路的等效电路图。图3是第一实施例的列电路的一部分的等效电路图。图4示出第一实施例的图像拾取装置的驱动脉冲。图5示出第一实施例的图像拾取装置的驱动脉冲。图6是第二实施例的图像拾取装置中的列电路的等效电路图。图7示出第二实施例的图像拾取装置的驱动脉冲。图8是根据第三实施例的图像拾取装置的框图。图9是第三实施例的图像拾取装置的等效电路图。图10是第三实施例的图像拾取装置的等效电路图。图11是实施例的图像拾取装置适用的图像拾取系统的框图。具体实施方式根据本专利技术的实施例的图像拾取装置在半导体基板上包括具有多个像素列的成像区域和分别对于各像素列或多个像素列设置的多个列电路。所述列电路中的每一个具有第一电路块和第二电路块，并且，第一电路块和第二电路块经由共用导线接收偏置电压。例如，第一电路块包含放大器电路，并且，第二电路块是包含缓冲器的信号保持单元。例如，电路块中的每一个可从共用接地线接收接地电势。在该配置中，第二电路块被配置为能够在第一模式与功耗比第一模式小的第二模式之间切换。第二电路块从第二模式到第一模式的迁移时间段是第一电路块中的放大器电路执行放大操作的时间段以外的时间段。该配置可抑制噪声。第一实施例图1是根据第一实施例的图像拾取装置的总体框图。多个像素101被布置于成像区域100中。成像区域100在这里具有4行4列的总共16个像素，但可具有更多的像素。像素101的配置可改变。例如，可以使用具有光电转换单元和放大在光电转换单元中产生的信号的像素放大单元的所谓的APS传感器，以提高其SN比。响应来自垂直扫描电路103的驱动脉冲，在像素101中产生的信号被输出到垂直信号线102。例如，驱动脉冲可被供给到各行，并且，包含于行中的多个像素的信号被并行输出到相应的垂直信号线102。在图1中，对于每个像素列设置一个垂直信号线102。但是，可对于每个像素列设置多个垂直信号线102。在这种情况下，多个像素行可响应来自垂直扫描电路103的驱动脉冲向它们的相应的垂直信号线102输出信号。偏置供给块104是通过垂直信号线102向像素101供给偏置电流或偏置电压的电路。偏置供给块104具有对于垂直信号线102中的每一个设置的偏置电路105。这里，使用电流源作为偏置电路105。列电路块106接收并行地输出到多个垂直信号线102的信号。对应于垂直信号线102设置列电路107。列电路107中的每一个可以是放大器电路、噪声减少电路和模拟－数字转换电路中的至少一个、多个组合或全部。在以下的描述中，作为列电路107的例子，使用放大器电路。信号保持块108在对应于列电路107设置的信号保持单元109中存储或保持从列电路107输出的信号。信号保持单元109中的每一个具有接收偏置电压或偏置电流的电路。例如，所述电路可以是放大器电路或缓冲器电路。水平扫描电路110向信号保持块108供给驱动脉冲，并导致信号保持块108依次地或随机地向水平信号线111输出保持于信号保持块108中的信号。可以设置多个水平信号线111中的一个或多个。输出单元112放大输出到水平信号线111的信号并将它们输出到图像拾取装置的外面。控制单元113向图像拾取装置中的预先确定的电路块供给控制脉冲。响应于控制脉冲，预先确定的电路块可通过在第一模式与功耗比第一模式小的第二模式之间切换而操作。在本实施例中，控制单元113向水平扫描电路110供给控制脉冲POFF1，并且向电源电路104和列电路块106供给控制脉冲POFF2。控制单元113进一步向信号保持块108供给控制脉冲POFF3，并向输出单元112供给控制脉冲POFF4。图2示出根据本实施例的包括偏置电路105、列电路107、信号保持单元109和输出单元112的等效电路图的例子。图3示出列电路107和信号保持单元109的部分的等效电路图。类似的附图标记指的是具有与图1类似的功能的部件。偏置电路105包含三个晶体管。偏置电路105从图面下侧具有共用源极放大型的第一晶体管和与第一晶体管的漏极电连接的第二晶体管。偏置电路105还具有第三晶体管，所述第三晶体管的源极和漏极中的一个与第二晶体管电连接并且另一个与垂直信号线102电连接。第一晶体管是与未示出的晶体管一起构成电流镜电路的晶体管。第二晶体管用于抑制第一晶体管的漏极的电势的变化，并且，使用第二晶体管可提供串叠式电流源（cascodecurrentsource）。第三晶体管是响应供给到其栅极的控制脉冲POFF1控制与垂直信号线102的电连接的晶体管。如果第三晶体管处于非导通状态，那么电源电路104在第二模式中操作。如果它处于导通状态，那么电源电路104在第一模式中操作。作为替代方案，第三晶体管可被配置为向第二晶体管的栅极供给控制脉冲POFF1。列电路107可包含前段的放大器电路200a和后段的放大器电路200b。放大器电路200a和200b中的每一个可包含运算放大器电路。垂直信号线102通过输入电容器C10与前段的放大器电路200a的反相输入节点电连接。输入电容器C10可被用作钳位电容器以构成抑制像素101中的复位噪声的电路。预先确定的基准电压VREF被供给到其反相输入节点。用于控制电气导通的开关可被设置在输入电容器C10与垂直信号线102之间的电气路径上。多个反馈路径被并列设置在前段的放大器电路200a的反相输入节点与输出节点之间的电气路径上。开关本文档来自技高网...

【技术保护点】
一种图像拾取装置，在半导体基板上包括具有多个像素列的成像区域和分别对于各像素列或多个像素列设置的多个列电路，其中，所述列电路中的每一个具有第一电路块和第二电路块，并且，第一电路块和第二电路块经由共用导线接收偏置电压；第一电路块包含放大器电路；第二电路块被配置为能够在第一模式与功耗比第一模式小的第二模式之间切换；并且，第二电路块从第二模式到第一模式的迁移时间段是第一电路块中的放大器电路执行放大操作的时间段以外的时间段。

【技术特征摘要】
2012.03.21 JP 2012-0637311.一种图像拾取装置，在半导体基板上包括具有多个像素列的成像区域和分别对于各像素列或多个像素列设置的多个列电路，其中，所述列电路中的每一个具有第一电路块和第二电路块，并且，第一电路块和第二电路块经由共用导线接收偏置电压；第一电路块包含放大器电路；第二电路块被配置为能够在第一模式与功耗比第一模式小的第二模式之间切换；并且，第二电路块从第二模式到第一模式的迁移时间段是第一电路块中的放大器电路执行放大操作的时间段以外的时间段。2.根据权利要求1的图像拾取装置，其中，所述放大器电路具有前段的放大器电路和放大来自前段的放大器电路的信号的后段的放大器电路。3.根据权利要求1的图像拾取装置，其中，第二电路块具有存储或保持由所述放大器电路放大的信号的信号保持单元。4.根据权利要求1的图像拾取装置，其中，像素具有像素放大单元。5.根据权利要求4的图像拾取装置，还包括向像素放大单元供给偏置电流...

【专利技术属性】
技术研发人员：山下雄一郎，松田崇，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：