薄膜晶体管结构及其制造方法技术

本发明专利技术涉及一种薄膜晶体管结构及其制造方法。所述薄膜晶体管结构包括基材、栅极、栅极绝缘层、源极连接层、漏极连接层、源极、漏极及半导体层。其中，半导体层不直接接触源极与漏极，乃是通过源极连接层及漏极连接层分别与源极和漏极连接，以解决薄膜晶体管组件劣化及效能降低等问题。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种用于显示器的。
技术介绍
显示器主要包括薄膜晶体管及其它电子组件，在薄膜晶体管的结构中，半导体层的材料主要为非晶硅。但随着技术发展，半导体层的材料渐渐转变为金属氧化物，其中又以铟镓锌氧化物(IGZO)具有较佳的电子迁移率。然而在以铟镓锌氧化物为半导体层的薄膜晶体管的工艺中，一般湿蚀刻工艺中的蚀刻液，对于半导体层材料铟镓锌氧化物和用于源极与漏极材料例如金属钥合金(metalmolybdenum alloy)的蚀刻选择比(selectivity)极低,不利于工艺进行。另外，在制作现有结构的铟镓锌氧化物晶体管工艺中，源极与漏极与半导体层直接接触，若源极与漏极的蚀刻工艺采用干蚀刻，则将在半导体层产生背通道离子轰击(backchannel ion bombardment)效应,导致该薄膜晶体管组件的铟镓锌氧化物半导体层于长时间驱动后产生劣化问题，甚至造成漏电以及临界电压偏移现象。同时，由于铟镓锌氧化物半导体层直接接触源极与漏极，也容易产生热载子注入(hot carrier injection), 造成电子迁移率降低。因此，目前亟需一种解决方案，用以避免铟镓锌氧化物薄膜晶体管组件半导体层因长时间驱动而劣化，以及改善其电子迁移率。
技术实现思路
本专利技术的一个方面提供一种薄膜晶体管结构。该薄膜晶体管结构包括基材、栅极、栅极绝缘层、源极连接层、漏极连接层、源极、漏极及半导体层。于基材上设置有栅极。栅极绝缘层覆盖于栅极及基材上。源极连接层及漏极连接层设置于栅极绝缘层上，并且彼此不接触。源极设置于源极连接层与栅极绝缘层上。漏极设置于漏极连接层与栅极绝缘层上。半导体层设置于栅极绝缘层上，连接源极连接层及漏极连接层，并且该半导体层不接触源极与漏极。根据本专利技术的一个实施例，薄膜晶体管还包括至少一保护层。保护层设置于源极与栅极绝缘层之间、漏极与栅极绝缘层之间、半导体层与栅极绝缘层之间或上述的任意组合。其中，源极连接层连接源极与半导体层，而漏极连接层连接漏极与半导体层。根据本专利技术的一个实施例，保护层的材料包括硅氮化物、硅氧化物、聚酰亚胺(PI)或聚硅氧烷。根据本专利技术的一个实施例，栅极绝缘层的材料包括硅氮化物、硅氧化物、聚酰亚胺或聚硅氧烷。根据本专利技术的一个实施例，源极连接层及漏极连接层的材料包括金属或金属氧化物，其中该金属氧化物包括铟锡氧化物(ITO)、铝锌氧化物(AZO)、铟锌氧化物(IZO)或锌氧化物(ZnO)。根据本专利技术的一个实施例，半导体层材料为金属氧化物，其中该金属氧化物包括铟镓锌氧化物(IGZO)。根据本专利技术的一个实施例，源极和漏极的材料包括金属或金属合金，其中该金属合金包括钥铬合金。根据本专利技术的一个实施例，源极连接层及漏极连接层对于栅极分别具有一重叠距离，例如是小于或等于I微米。本专利技术的另一方面提供一种薄膜晶体管结构的制造方法，其包括下列步骤:提供一基材，并于基材上形成栅极；于栅极及基材上覆盖栅极绝缘层；于栅极绝缘层上形成源极连接层及漏极连接层，并且源极连接层及漏极连接层彼此不接触；于源极连接层与栅极绝缘层上形成源极。于漏极连接层与栅极绝缘层上形成漏极。于源极连接层、漏极连接层与栅极绝缘层上形成半导体层栅极，其中半导体层不接触源极和漏极。根据本专利技术的一个实施例，该薄膜晶体管结构的制造方法还包括:形成至少一保护层于源极与栅极绝缘层之间、半导体层与栅极绝缘层之间、漏极与栅极绝缘层之间或上述的任意组合。使源极连接层连接源极与半导体层，并且使漏极连接层连接漏极与半导体层。根据本专利技术的一个实施例，该形成半导体层的步骤包括使用蚀刻法，其中蚀刻法包括湿式酸蚀刻工艺、干蚀刻 工艺或其任意组合，该湿式酸蚀刻工艺的蚀刻液包括PAN (Phosphoric-Acetic-Nitric)酸蚀刻液,该PAN包括磷酸、醋酸、硝酸或其任意组合。附图说明图1绘示现有薄膜晶体管结构的剖面示意图。图2A是根据本专利技术一实施方式的薄膜晶体管结构的剖面示意图。图2B是根据本专利技术一实施方式的薄膜晶体管结构的工艺阶段剖面示意图。图3A是根据本专利技术一实施方式的薄膜晶体管结构的剖面示意图。图3B是根据本专利技术一实施方式的薄膜晶体管结构的工艺阶段剖面示意图。具体实施例方式图1绘示一种现有薄膜晶体管结构的剖面示意图。在图1中，现有薄膜晶体管结构100由基材110、栅极120、栅极绝缘层130、铟镓锌氧化物半导体层140、源极150a及漏极150b所组成。其中值得注意的是，铟镓锌氧化物半导体层140分别与源极150a及漏极150b直接接触。若源极150a及漏极150b的蚀刻采用干蚀刻工艺，将在半导体层140产生背通道离子轰击效应，这种现有薄膜晶体管结构于长时间驱动后，会造成薄膜晶体管组件的铟镓锌氧化物半导体层140劣化，导致漏电及临界电压偏移现象。同时，因为铟镓锌氧化物半导体层140直接接触源极150a与漏极150b，也容易产生热载子注入，而造成电子迁移率降低。因此，本专利技术的一个实施方式提供一种新颖的薄膜晶体管结构，以解决现有技术中薄膜晶体管组件劣化及电子迁移率降低的问题。图2A是根据本专利技术一个实施方式的薄膜晶体管结构的剖面示意图。根据本专利技术的一个实施例，图2A的薄膜晶体管结构可应用于液晶显示器与电泳式显示器等，但不以此为限。在图2A中，薄膜晶体管200a包括基材210、栅极220、栅极绝缘层230、源极连接层240a与漏极连接层240b、源极250a与漏极250b及半导体层260。其中源极连接层240a对于栅极220具有一重叠距离dl，而漏极连接层240b对于栅极220具有一重叠距离d2。其中特别注意的是半导体层260不与源极250a及漏极250b接触。根据本专利技术的一个实施例，栅极绝缘层230的材料包括硅氮化物、硅氧化物、聚酰亚胺或聚硅氧烷。根据本专利技术的一个实施例，源极连接层240a与漏极连接层240b的材料包括金属或金属氧化物，其中该金属氧化物包括铟锡氧化物(ITO)、招锌氧化物(AZO)、铟锌氧化物(IZO)或锌氧化物(ZnO)。根据本专利技术的一个实施例，源极250a及漏极250b的材料包括金属或金属合金，其中该金属合金包括钥铬合金。根据本专利技术的一个实施例，半导体层260的材料为金属氧化物，其中该金属氧化物包括铟镓锌氧化物(IGZO)。根据本专利技术的一个实施例，源极连接层240a对于栅极220的重叠距离dl为小于或等于I微米。根据本专利技术的另一实施例，漏极连接层240b对于栅极220的重叠距离d2为小于或等于I微米。 图2B是根据本专利技术的一实施方式的薄膜晶体管结构的工艺阶段剖面示意图。如图2B的剖面结构200b所示，首先提供一基材210，在基材210上形成栅极220。然后在基材210与栅极220上，覆盖栅极绝缘层230。接着在栅极绝缘层230上，形成源极连接层240a及漏极连接层240b，且源极连接层240a及漏极连接层240b彼此不接触。然后，如图2A所示，在源极连接层240a与栅极绝缘层230上，形成源极250a，并且在漏极连接层240b与栅极绝缘层230上，形成漏极250b。半导体层260则形成于源极连接层240a、漏极连接层240b与栅极绝缘层230上。在一实施方式中，先形成源极250a和漏极250b后，再形成半导体层260。在本文档来自技高网...

【技术保护点】
一种薄膜晶体管结构，包括：基材；栅极，设置于该基材上；栅极绝缘层，覆盖于该栅极及该基材上；源极连接层及漏极连接层，设置于该栅极绝缘层上且彼此不接触；源极，设置于该源极连接层及该栅极绝缘层上；漏极，设置于该漏极连接层及该栅极绝缘层上；以及半导体层，设置于该栅极绝缘层上并连接该源极连接层及该漏极连接层，且不接触该源极与该漏极。

【技术特征摘要】
2012.05.31 TW 101119572;2012.01.19 US 61/588,1881.一种薄膜晶体管结构，包括: 基材； 栅极，设置于该基材上； 栅极绝缘层，覆盖于该栅极及该基材上； 源极连接层及漏极连接层，设置于该栅极绝缘层上且彼此不接触； 源极，设置于该源极连接层及该栅极绝缘层上； 漏极，设置于该漏极连接层及该栅极绝缘层上；以及 半导体层，设置于该栅极绝缘层上并连接该源极连接层及该漏极连接层，且不接触该源极与该漏极。2.根据权利要求1所述的薄膜晶体管结构，还包括: 至少一保护层，设置于该源极与该栅极绝缘层之间、该半导体层与该栅极绝缘层之间、该漏极与该栅极绝缘层之间或上述的任意组合，其中该源极连接层连接该源极与该半导体层，且该漏极连接层连接该漏极与该半导体层。3.根据权利要求2所述的薄膜晶体管结构，其中该保护层的材料包括硅氮化物、硅氧化物、聚酰亚胺或聚硅氧烷。4.根据权利要求1所述的薄膜晶体管结构，其中该栅极绝缘层的材料包括硅氮化物、硅氧化物、聚酰亚胺或聚硅氧烷。5.根据权利要求1所述的薄膜晶体管结构，其中该源极连接层及该漏极连接层的材料包括金属或金属氧化物。6.根据权利要求5所述的薄膜晶体管结构，其中该金属氧化物包括铟锡氧化物、铝锌氧化物、铟锌氧化物或锌氧化物。7.根据权利要求1所述的薄膜晶体管结构，其中该半导体层的材料为金属氧化物。8.根据权利要求7所述的薄膜晶体管结构...

【专利技术属性】
技术研发人员：王裕霖，叶佳俊，蔡学宏，王旨玄，辛哲宏，
申请(专利权)人：元太科技工业股份有限公司，
类型：发明
国别省市：