多芯片封装体制造技术

本发明专利技术公开了一种多芯片封装体，包括：一基板，设有基板电路并具有第一面和与该第一面相对的第二面，其中第一面形成有中心凹槽，而第二面则关于中心凹槽中心对称地形成有至少一对第二面凹槽；芯片组，各芯片被等数目的设置于所述中心凹槽和各第二面凹槽内，并与基板电路匹配电气连接；以及封装层，将芯片组封装在所述基板上，藉以保护各芯片。依据本发明专利技术能够有效降低多芯片封装时信号传输延迟及信号不同步问题。

【技术实现步骤摘要】

本专利技术涉及一种多芯片封装体。
技术介绍
在半导体器件的制造工艺中，将一个或多个半导体芯片安装到引线框架或基板上并以引线键合或flip chip方式将芯片外引脚与基板相应引脚相连接，用树脂进行密封，之后用切割刀具切割封装基板从而形成具有特定功能的单个封装体。将上述单个封装体进行组装，这样即制造出各式各样的半导体器件，该器件广泛应用在微机电系统、个人计算机、移动电话、服务器等电子设备中。从80年代中后期开始，电子产品外观上朝着轻、薄、小型化方向发展，性能上则朝着网络化和多媒体化方向发展。相应外观上的要求，促使半导体器件及单个封装体也需要小型化、薄型化；而高性能电子器件的市场需求对电路组装技术提出了相应的要求:(1)高密度化；(2)高速度化。为了满足这些要求，越来越多的3D堆叠封装形式如雨后春笋般涌现，堆叠层数由原来的两层、三层发展到现在的十层以上，这种发展趋势虽然在功能上满足了封装体高密度化，高速度化的需求，但是封装体的厚度也相应的越来越厚，相应的信号传输延时差异越来越大，工艺能力受到极大的挑战，其成为现在对电子产品轻、薄、小要求的关键制约因素。要实现电子器件的薄型化和性能稳定化要求，需从减小单个封装体的厚度和合理布置基板线路布线着手。目前广泛采用的方法是磨削封装基板和磨削芯片背面，使基板和芯片最小化。但是当厚度达到足够薄时，继续减薄会造成芯片和封装基板的损伤，严重影响封装体电性能，使成品率下降，成本提高。因此在芯片和基板磨削减薄方法无法使用时，需要一种有效的封装体减薄方法，并可使封装不良率下降。鉴于此，针对上述问题，有必要给出新的封装结构，以克服已知的缺点。
技术实现思路
因此，本专利技术的目的在于提供一种能够有效降低多芯片封装时信号传输延迟及信号不同步问题的多芯片封装体。本专利技术采用以下技术方案: 一种多芯片封装体，包括: 一基板，设有基板电路并具有第一面和与该第一面相对的第二面，其中第一面形成有中心凹槽，而第二面则关于中心凹槽中心对称地形成有至少一对第二面凹槽； 芯片组，各芯片被等数目的设置于所述中心凹槽和各第二面凹槽内，并与基板电路匹配电气连接；以及 封装层，将芯片组封装在所述基板上，藉以保护各芯片。上述多芯片封装体，依据较佳的实施例，所述第一面在所述中心凹槽的周围预置有用于所述基板电路与外部电路连接的接点。上述多芯片封装体，依据较佳的实施例，所述基板为左右对称结构，形成在所述第一面上的凹槽仅有所述中心凹槽，在中心凹槽两边的基板体上设有所述接点；相应地，所述第二面凹槽有一对，左右对称地设置在第二面上。上述多芯片封装体，在一些实施例中，匹配第一面和第二面，所述基板至少设有匹配两面的各一层电路布线，并在对应的中心凹槽及各第二面凹槽内设有用于匹配连接所容纳芯片的引脚群。上述多芯片封装体，所述引脚群为凸块引脚群，从而，籍由该凸块引脚群，容纳入相应凹槽内的芯片被连接支撑于槽底而与槽底间留有第一填充间隙，且芯片边侧与槽壁间留有第二填充间隙；相应地，所述封装层含有填充入所述第一填充间隙和第二填充间隙的部分。上述多芯片封装体，所述第一填充间隙大于第二填充间隙。上述多芯片封装体，在一些实施例中，所述封装层在第一面的部分包覆位于第一面上凹槽内的芯片并在对应凹槽周边部分地延伸到第一面上，而在第二面则覆盖整个第二面。上述多芯片封装体，在一些较佳的实施例中，第二面凹槽位于第二面边侧，而在凹槽在所在边侧开口。上述多芯片封装体，在一些实施例中，所述芯片组中的芯片均为倒装芯片。从以上方案可以看出，依据本专利技术，链路连接采用对称布置，能够保证被对称封装的芯片在电信号传输时的同步，且整体上线路缩短，信号传输延迟能够有效地降低。为使本专利技术的目的、
技术实现思路
、特点及其所达成的功效表达的更为清楚，现提供由具体实施例配合所附的图式详细加以说明如下。附图说明图1为已知的一种半开槽基板封装结构示意图。图2为依据本专利技术的一种多芯片封装体较佳实施例的刨面示意图。图3、图4为依据本专利技术一较佳实施例封装步骤的刨面示意图。具体实施例方式一般而言，半开口式的多芯片封装技术常见如图1所示的堆叠结构，是于一上面开口的基板I的凹槽处贴一第一芯片61，以锡球3连接或者引线键合方式连接，将第二芯片62正面朝上贴于第一芯片背面,用引线键合方式将第二芯片62与基板I上表面引出端进行电气连接，一空白芯片9粘于第二芯片62之上中间，在空白芯片9之上粘第三芯片6，用引线5键合方式将第三芯片6与基板I上表面对应引出端进行电气连接，并以树脂封胶成一封装体7,在基板I下表面对应线路引出端口植锡球2,形成已知的一种封装体结构。如图1所示的结构使整个封装体厚度略有减小，但减小程度并不明显。且采用三层芯片堆叠放置结构，使第三芯片6的信号传输延迟大于第二芯片62和第一芯片61的信号传输延迟，该封装体的信号传输能力降低。依据本专利技术的第一实施例解决了上述已知封装结构的缺点。如说明书附图2的封装结构既可以很大程度的减小多芯片封装体的厚度，又不会引起封装体传输性能的下降。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的原理和特征进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护范围内。如图2所不,在一个实施例中，包括基板1，一第一芯片4, 一第二芯片5, —第三芯片6。基板I包括上表面12和下表面11。基板I的上表面12中间形成有凹槽13，构成凹槽13的实体部分为基板I上的凸缘层16和凸缘层18，并在凹槽13内设有复数个第一接点22，上凸缘层16上设有复数个第二接点25，上凸缘层18上设有复数个第三接点21。接点在图2中表示在对应圆形特征的底侧。基板I的下表面11形成有左凹槽15和右凹槽14，中部形成有凸缘层17，左凹槽15和右凹槽14关于凹槽13的中心对称。进而，如图2所示，左凹槽15内设有复数个第四接点24，在右凹槽14内设有复数个第五接点23。凸缘层16和凸缘层18系一体成型于基板I上表面12,凸缘层17系一体成型于基板I的下表面11。上层的第一芯片4系设于基板I的上表面12上，并容纳进凹槽13内，且由复数个凸球32电连接至第一接点22上，而形成与基板电路的连接。下层的第二芯片6系设于基板I的下表面11上，并容纳入左凹槽15内，且由复数个凸球3点连接至第四接点24上，而形成与基板电路的连接。下层的第三芯片5系设于基板I的下表面11上，并容纳入右凹槽14内，且由复数个凸球31点连接至第五接点23上。从上述的内容中可以看出，各芯片均直接通过凸球与基板电路形成连接，而不是通过延伸出的键合线进行连接，相互间不存在不同步的问题，且凸球所产生的延迟非常小，信号比较稳定，且延迟较轻。这类封装用于Flip Chip (倒装芯片，简称倒装片)中，一种无引脚结构，一般含有电路单元。设计用于通过适当数量的位于其面上的锡球(导电性粘合剂所覆盖)，在电气上和机械上连接于电路，上面提到的凸球均可以采用锡球。倒装芯片起源于上世纪60年代，由IBM率先研发出，具体原理是在I/Opad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷板相结合，此技术已替换常规的打线接合，本文档来自技高网...

【技术保护点】
一种多芯片封装体，其特征在于，包括：一基板，设有基板电路并具有第一面和与该第一面相对的第二面，其中第一面形成有中心凹槽，而第二面则关于中心凹槽中心对称地形成有至少一对第二面凹槽；芯片组，各芯片被等数目的设置于所述中心凹槽和各第二面凹槽内，并与基板电路匹配电气连接；以及封装层，将芯片组封装在所述基板上，藉以保护各芯片。

【技术特征摘要】

【专利技术属性】
技术研发人员：孟新玲，刘昭麟，隋春飞，户俊华，栗振超，
申请(专利权)人：山东华芯半导体有限公司，
类型：发明
国别省市：