本发明专利技术的目的在于提供一种移位寄存器单元、栅极驱动装置及显示装置，提高移位寄存器的寿命。本发明专利技术的移位寄存器单元包括：第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接本级输出节点，栅极连接到第一节点；第二薄膜场效应晶体管，其漏极连接第一信号端，源极连接拉高节点，栅极连接到第一节点；第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接本级输出节点，栅极连接到第二节点；第四薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。本发明专利技术提高了移位寄存器的寿命。
【技术实现步骤摘要】
本专利技术涉及移位寄存技术，特别是一种移位寄存器单元、栅极驱动装置及显示装置。
技术介绍
集成栅极移位寄存器将栅极脉冲输出寄存器集成在面板上，从而节省了 1C，降低了成本。集成栅极移位寄存器的实现方法有很多种，可以包含不同多个晶体管和电容，常用的有 12T1C，9T1C，13T1C 等结构。一般而言，一个移位寄存器由多级移位寄存器单元组成，而每一级移位寄存器单兀只是在极短的时间内输出一个高电位信号，而在其他时间都会输出低电位信号，通常为VSS信号。前面已经提到，每一级移位寄存器单元只是在极短的时间内输出一个高电位信号，而在其他时间都会输出低电位信号，这个时间通常占到99%以上。而同时，该VSS信号都是通过下拉晶体管输出，在需要保证移位寄存器单元输出低电位信号时，则下拉晶体管需要处于高电位导通的状态，以利用VSS信号拉低电位。因此，下拉晶体管的栅极上长期处于高电位状态，具有极高的占空比电压，而这种方式会使得下拉晶体管急剧老化，迁移率降低，电流下降，而使得整体的电路出现问题，从而影响产品寿命。下面以图1所示的现有的移位寄存器单元说明如下。如图1所示是现有的移位寄存器单元，该移位寄存器单元包括九个薄膜场效应晶体管(简称 TFT)M01、M02、M03、M05、M06、M08、M13、M15、M17 和一个电容 Cl，在图1 中下拉晶体管为M03，移位寄存器单元中各器件的具体连接关系和移位寄存器单元原理如下:TFT M02根据从时钟信号输入端输入的信号CLK，向输出端输出OUTPUT。TFT M02的源极接收CLK信号，其漏极连接OUTPUT端，栅极与拉高节点I3U连接；M01的栅极和源极分别与输入端INPUT相连，其漏极与拉高节点I3U相连；电容Cl的一端与拉高节点I3U相连，另一端与输出节点OUTPUT相连。而输出端OUTPUT在无效时，需要下拉所述拉高节点PU和本级输出节点OUTPUT，使它们保持低电位。下拉拉高节点PU和本级输出节点OUTPUT的电路包括TFT M03，TFT M15，其中Ml5用于拉低I3U点的电位，M03拉低OUTPUT点的电位。而TFT M03和TFT M15的栅极与PD点连接，PD点的电位由TFT M05, TFT M13和TFT M08控制，其中M05和M13分别在INPUT和PU点为高电位时拉低H)点的电位，而M08通过连接VDD信号来拉高H)点电位。由TFT M06, TFT M17组成的电路实现复位功能，当RESET信号输出为高电位时，M17对PU点进行放电，而M06协助对H)点进行充电后导通M03，进而拉低输出节点OUTPUT的电位。图2所示为图1所示的移位寄存器单元的工作时序图，它的具体工作情况如下:VDD 一直为高电位，在tl阶段，输入端INUPUT为高电位，第一时钟信号CLK为低电位，此时输入端INPUT的高电位使MOl导通，PU点此时为高电位，进而对Cl进行充电，且M02导通。与此同时，INPUT信号通过M05将H)点的电位拉低，M03此时处于截止状态。在t2阶段，INPUT变为低电位，第一时钟信号CLK为高电位，此时在11阶段被充电的电容Cl，在Cl的自举效应的作用下，使拉高节点I3U的电压进一步升高，M02保持导通状态，把CLK的信号通过M02传输到输出端OUTPUT。在t2阶段，PU点始终为高电位，M13打开，PD为低电位，关断了 M03和M15，输出端OUTPUT输出高电位信号。在t3阶段，RESET为高电位；此时RESET将M17打开，对PU点进行放电。同时M06也被打开，VDD将高电位传输至H)点，促使M15和M03也打开，同时对I3U和OUTPUT点进行放电，此阶段OUTPUT端输出低电位信号。此后的一巾贞时间内，F1D —直处于高电位状态,使M15、M03和M08 —直处于开启状态，而其余晶体管均处于关闭状态。在液晶面板长时间使用的情况下，这三个晶体管由于工作时间远大于其他晶体管，其使用寿命将会成为整个栅极驱动装置寿命的关键因素。
技术实现思路
本专利技术实施例的目的在于提供一种移位寄存器单元、栅极驱动装置及显示装置，提闻移位寄存器的寿命。为了实现上述目的，本专利技术实施例提供了 一种移位寄存器单元，所述移位寄存器单元包括一电容，所述电容的一端与一本级输出节点连接，所述电容的另一端与一拉高节点连接，所述移位寄存器单元还包括:第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接所述本级输出节点，栅极连接到第一节点；其中，所述第一信号端在所述第一薄膜场效应晶体管导通时输出低电位信号；第二薄膜场效应晶体管，其漏极连接所述第一信号端，源极连接所述拉高节点，栅极连接到所述第一节点；其中，所述第一信号端在所述第二薄膜场效应晶体管导通时输出低电位信号；第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述本级输出节点，栅极连接到第二节点；其中，所述第二信号端在所述第三薄膜场效应晶体管导通时输出低电位信号；第四薄膜场效应晶体管，其漏极连接所述第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；其中，所述第二信号端在所述第四薄膜场效应晶体管导通时输出低电位信号；节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。上述的移位寄存器单元，其中，还包括:第一关联单元，用于在所述拉高节点处于高电位时，输出低电位信号到所述第一节点和第二节点。上述的移位寄存器单元，其中，所述节点电压控制模块包括第一节点电压控制子模块和第二节点电压控制子模块；第一节点电压控制子模块包括:第五薄膜场效应晶体管，其源极和栅极接收第一时钟控制信号，漏极连接到第一节点；第六薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第二节点，栅极接收所述第一时钟控制信号；第二节点电压控制子模块包括:第七薄膜场效应晶体管，其源极和栅极接收第二时钟控制信号，漏极连接到第二节点；第八薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第一节点，栅极接收所述第二时钟控制信号；第二时钟控制信号和第一时钟控制信号的相位相反。上述的移位寄存器单元，其中，还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第一复位单元，所述第一复位单元包括:第九薄膜场效应晶体管，漏极接收低电位信号，源极连接拉高节点，栅极接收所述复位号；第十薄膜场效应晶体管，源极接收第一时钟控制信号，漏极连接第一节点，栅极接收所述复位信号；第十一薄膜场效应晶体管，源极接收第二时钟控制信号，漏极连接第二节点，栅极接收所述复位信号。上述的移位寄存器单元，其中，所述节点电压控制模块包括第三节点电压控制子模块和第四节点电压控制子模块；第三节点电压控制子模块包括:第十二薄膜场效应晶体管，源极和栅极接收第三时钟控制信号，漏极连接到第十三薄膜场效应晶体管的栅极；第十三薄膜场效应晶体管，源极接收第三时钟控制信号，漏极连接到第一节点；第十四薄膜场效应晶体管，漏极接收低电位信号，源极连接到第二节点，栅极接收所述第三时钟控制信号；第四节点电压控制子模块包括:第十五薄膜场效应晶体管，源极和栅极接收第四时钟控制信号，漏极连接到第十六薄膜场效应晶体管的栅极；第十六薄膜场效应晶体管，源极接收第四时钟控制信号，漏本文档来自技高网...
【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括一电容，所述电容的一端与一本级输出节点连接，所述电容的另一端与一拉高节点连接，所述移位寄存器单元还包括：第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接所述本级输出节点，栅极连接到第一节点；其中，所述第一信号端在所述第一薄膜场效应晶体管导通时输出低电位信号；第二薄膜场效应晶体管，其漏极连接所述第一信号端，源极连接所述拉高节点，栅极连接到所述第一节点；其中，所述第一信号端在所述第二薄膜场效应晶体管导通时输出低电位信号；第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述本级输出节点，栅极连接到第二节点；其中，所述第二信号端在所述第三薄膜场效应晶体管导通时输出低电位信号；第四薄膜场效应晶体管，其漏极连接所述第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；其中，所述第二信号端在所述第四薄膜场效应晶体管导通时输出低电位信号；节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾勉，李小和，金在光，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。