一种隧穿场效应晶体管制造技术

本发明专利技术涉及一种隧穿场效应晶体管，在绝缘层上形成凸出于该绝缘层的轻掺杂或不掺杂的衬底脊，源极区和漏极区在间隔一定距离的所述脊上形成，使源极区和漏极区之间存有一间隔区，在对应于源极区和间隔区的一侧面上形成绝缘介质层，在该绝缘介质层的外侧面形成栅电极，在源极区未被绝缘介质层覆盖且与所述栅电极平行的侧面形成欧姆接触的源电极，在漏极区上形成欧姆接触个漏电极。优点是，克服了掺杂原子扩散导致的pn结耗尽展宽造成电子隧穿几率下降的问题；并且电子隧穿发生在整个源区，电子隧穿面积大，因而能够获得大的开态电流；通过平行设置的栅电极-源电极结构简便地实现电子的垂直隧穿。?

【技术实现步骤摘要】

本专利技术涉及晶体管制造技术，尤其涉及一种隧穿场效应晶体管的结构设计。
技术介绍
为满足新一代移动计算设备工作时间的要求，CMOS逻辑电路的功耗需要进一步减小。降低MOS晶体管的工作电压&可以有效降低CMOS逻辑电路的功耗，但是为确保电路能逻辑功能的可靠实现，MOS场效应晶体管的开/关态电流比(JlJIm)必须足够高，因此要求构成逻辑电路的晶体管具有小的亚阈斜率。而受限于载流子的热扩散过程，MOS场效应晶体管的亚阈斜率> 60 mV/dec (室温)。另一方面，大的亚阈斜率也会导致晶体管开关过程中的动态功耗变大。为克服上述困难，人们提出了不受亚阈斜率^ >60 mV/dec限制的、基于量子效应的隧穿场效应晶体管以替代传统MOS场效应晶体管。图1、2示意性地给出了隧穿场效应晶体管的一般工作原理。源极P+掺杂，漏极η+掺杂，源、漏极区是在低浓度掺杂的η型衬底上形成；在源、漏极之间的低掺杂区上形成栅电极，该栅电极利用绝缘层与低掺杂沟道区绝缘。当在栅极施加正偏压时，栅极绝缘层下面的低掺杂沟道区表面形成电子积累层和耗尽层，电子能带向下弯曲。源极P+掺杂区的价带与低掺杂区的导带发生交叠，此时在漏极和源极之间施加正偏压，电子会以一定的几率从源极价带隧穿到低掺杂区导带(通过带带隧穿机制)，并在电场作用下流进漏极。源极价带与低掺杂区导带交叠程度越大，电子隧穿几率就越大；电子从源极隧穿到沟道的距离越短，电子隧穿几率就越大。栅极电压控制源极区的价带与低掺杂区的导带交叠程度和电子从源极隧穿到沟道的距离，从而控制电子隧穿几率进而控制源极-漏极之间电流大小。该器件的工作原理不同于传统MOS场效应晶体管，因而不受亚阈斜率彡60 mV/dec的限制。然而由于电子隧穿只是发生在P+源区和本征区构成的Pn结的表面区域，因此电子隧穿区域面积小；另外，由于在器件制备过程中的热处理导致的掺杂扩散，所以P+源区/本征区构成的pn耗尽区变厚，增大了电子隧穿距离从而减小了电子隧穿几率。因此，图1中的隧穿场效应晶体管的驱动电流(开态电流通常比MOSFET低很多。从隧穿场效应晶体管的工作原理分析，有两种途径可以提高该晶体管的驱动电流:(I)提高电子从源极区到沟道区域的量子隧穿几率；(2)使电子在更大的区域内发生隧穿以增大电子隧穿面积。近来，一种垂直隧穿场效应晶体管被提出来以增大电子隧穿面积、提高隧穿场效应晶体管开态电流。然而在现有的垂直隧穿场效应晶体管中也需要通过掺杂来形成各式各样的复杂Pn结结构以实现电子隧穿，所以也必然受到pn耗尽区变厚引起的电子隧穿几率降低的影响。
技术实现思路
本专利技术的目的在于提供可克服晶体管因在热处理过程中掺杂原子扩散导致pn结耗尽展宽从而使电子隧穿几率下降的一种隧穿场效应晶体管。上述目的由下述技术方案得以实现。所述隧穿场效应晶体管，在绝缘层上形成凸出于该绝缘层的轻掺杂或不掺杂的衬底脊，源极区和漏极区在间隔一定距离的所述脊上形成，使源极区和漏极区之间存有一间隔区，在对应于源极区和间隔区的一侧面上形成绝缘介质层，在该绝缘介质层的外侧面形成栅电极，在源极区未被绝缘介质层覆盖且与所述栅电极平行的侧面形成欧姆接触的源电极，在漏极区上形成欧姆接触个漏电极。所述隧穿场效应晶体管的进一步设计在于，所述不掺杂半导体晶体衬底脊为用半导体晶体锗Ge或半导体晶体硅Si形成卧于所述绝缘层上呈矩形体的脊。所述隧穿场效应晶体管的进一步设计在于，所述轻掺杂半导体晶体衬底脊为用轻掺杂的P型或η型半导体晶体锗Ge或半导体晶体硅Si形成卧于所述绝缘层上呈矩形体的脊。所述隧穿场效应晶体管的进一步设计在于，所述绝缘层采采用二氧化硅SiO2材料。所述隧穿场效应晶体管的进一步设计在于，所述绝缘介质层采用二氧化硅或高介电材料所述隧穿场效应晶体管的更进一步设计在于，所述轻掺杂P型半导体晶体的掺杂浓度为IO15 IO17Cm 3O所述隧穿场效应晶体管的更进一步设计在于，所述轻掺杂η型半导体晶体的掺杂浓度为IO15 IO17CnT3。所述隧穿场效应晶体管 的更进一步设计在于，所述源极区和漏极区的掺杂浓度为 IO19 IO21Cm'所述隧穿场效应晶体管的更进一步设计在于，所述间隔区用以间隔源极区和漏极区的间隔为25 30 nm。所述隧穿场效应晶体管的更进一步设计在于，所述漏电极覆盖在漏极区所述对应脊的外周侧面上。本专利技术利用施加在平行栅极-源极的正电压在超薄半导体层中产生强电场，使半导体的导带和价带严重弯曲以实现电子隧穿。不同于现有技术的隧穿场效应晶体管，在这种新结构的隧穿场效应晶体管中，电子隧穿发生在P+源区中，电子隧穿区域不需要掺杂形成pn结，从而克服了由于热处理过程中掺杂原子扩散导致的pn结耗尽展宽造成电子隧穿几率下降的问题；并且在这种新结构的隧穿场效应晶体管中电子隧穿发生在整个源区，电子隧穿面积大，因而能够获得大的开态电流；通过平行设置的栅电极-源电极结构简便地实现所谓的电子的垂直隧穿。附图说明图1是现有技术中的单栅隧穿场效应晶体管结构示意图。图2是现有技术中的双栅隧穿场效应晶体管结构示意图。图3是本专利技术的隧穿场效应晶体管结构示意图。 图4是图3所示晶体管的俯视图。图5是本专利技术的隧穿场效应晶体管在开启状态(ON-state)电子和空穴的带带隧穿产生的对数分布图。图6是本专利技术的隧穿场效应晶体管在开启状态电子和空穴的带带隧穿产生率和半导体能带沿栅极-源极方向的变化示意图。图7是本专利技术的隧穿场效应晶体管的转移特性示意图。图8是本专利技术的隧穿场效应晶体管的输出特性示意图。具体实施方式对照图3、4，本专利技术的隧穿场效应晶体管，在绝缘层I上形成凸出于该绝缘层的半导体晶体衬底脊2，该衬底脊2可以是轻掺杂半导体晶体或不掺杂的半导体晶体，图中给出了一种轻掺杂衬底脊2，源极区3和漏极区4是在间隔一定距离的该衬底脊2上形成的，这样源极区和漏极区之间存有一间隔区5，在对应于源极区3和间隔区5的一侧面上形成绝缘介质层6，在该绝缘介质层的外侧面形成栅电极7，在源极区3未被绝缘介质层6覆盖且与栅电极7平行的侧面上形成欧姆接触的源极8，在漏极区上形成欧姆接触的漏电极9。上述技术方案中的衬底脊2较优选的结构是横卧于绝缘层上的矩形体，该衬底脊2的制作材料优先选用轻掺杂的P型锗Ge，其掺杂浓度控制在IO15 IO17CnT3 ;当然也可选用轻掺杂的η型硅Si，其掺杂浓度控制在IO15 1017cm_3。另外还可采用不掺杂的半导体晶体锗Ge或半导体晶体硅Si。间隔区5实际是衬底脊2的一部分，所以自然也是轻掺杂的P型区或轻掺杂的η型区，当然也可是不掺杂的的半导体晶体锗Ge或半导体晶体硅Si。间隔区5用以间隔源极区3和漏极区4，其间隔的距离为25 30 nm。源极区3和漏极区4是在衬底脊2上分别形成的p+重掺杂区和η+重掺杂区，其掺杂浓度控制在IO19 1021cm_3，形成η型隧穿场效应晶体管(n-TFET器件结构)。绝缘层I采用二氧化硅SiO2材料。绝缘介质层6采用二氧化硅SiO2或高介电介质材料，如HfO2来隔离栅电极与源区。漏电极9是覆盖于漏极区及所对应衬底脊的外周侧面。图3、4所示的场效应晶体管工作时源极接地，漏极接电源正极，其中电子的隧穿路径如图4中带箭头虚线所示。当栅压为O时，本文档来自技高网...

【技术保护点】
一种隧穿场效应晶体管，在绝缘层上形成凸出于该绝缘层的轻掺杂或不掺杂半导体晶体衬底脊，源极区和漏极区在间隔一定距离的所述脊上形成，使源极区和漏极区之间存有一间隔区，在对应于源极区和间隔区的一侧面上形成绝缘介质层，在该绝缘介质层的外侧面形成栅电极，在源极区未被绝缘介质层覆盖且与所述栅电极平行的侧面形成欧姆接触的源电极，在漏极区上形成欧姆接触的漏电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：张雪锋，陈建新，章国安，张士兵，魏崃，王志亮，尹海宏，
申请(专利权)人：南通大学，
类型：发明
国别省市：