防水引线框架制造技术

本实用新型专利技术涉及一种防水引线框架，包括芯片部，所述芯片部的边缘处设有凹凸结构，所述凹凸结构的宽度为0.49~0.51毫米，所述凹凸结构的内侧还设有密封槽，所述密封槽的宽度为0.24~0.26毫米。上述防水引线框架，在芯片部的边缘处设有宽度为0.49~0.51毫米的凹凸结构，在凹凸结构的内侧还设有宽度为0.24~0.26毫米的密封槽。与目前V型槽或燕尾槽和密封槽组合的宽度相比，该凹凸结构和密封槽组合的宽度具有更小的宽度，不会占用芯片部较大的面积，如此，芯片部上可以形成更大面积的芯片放置区，有利于较大芯片的封装。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

防水引线框架
本技术涉及半导体制造领域，特别是涉及一种防水引线框架。
技术介绍
在采用引线框架封装半导体器件的过程中，当芯片放在引线框架的芯片部后需要 进行塑封，为了使塑封后的半导体器件具有一定的防水性能，目前的引线框架通常在芯片 部的边缘开设有V型槽或燕尾槽，并在V型槽或燕尾槽内侧设有密封槽，V型槽或燕尾槽以 及密封槽的设置可以增强引线框架与塑封料的结合强度，从而使半导体器件具有一定的防 水性能。但是目前的引线框架，其V型槽或燕尾槽与密封槽组合的宽度较大，占用芯片部的 面积较大，从而芯片部上形成的芯片放置区的面积受到限制，不利于较大芯片的封装。
技术实现思路
基于此，有必要提供一种有利于较大芯片封装的防水引线框架。一种防水引线框架，包括芯片部，所述芯片部的边缘处设有凹凸结构，所述凹凸 结构的宽度为0.49、.51毫米，所述凹凸结构的内侧还设有密封槽，所述密封槽的宽度为0.24 0.26 晕米。在其中一个实施例中，所述密封槽内部区域形成芯片放置区，用于粘贴待封装的-H-* I I心/T O在其中一个实施例中，所述凹凸结构的宽度为0.5毫米，所述密封槽的宽度为0.25晕米。在其中一个实本文档来自技高网...

【技术保护点】
一种防水引线框架，包括芯片部，其特征在于，所述芯片部的边缘处设有凹凸结构，所述凹凸结构的宽度为0.49~0.51毫米，所述凹凸结构的内侧还设有密封槽，所述密封槽的宽度为0.24~0.26毫米。

【技术特征摘要】
1.一种防水引线框架，包括芯片部，其特征在于，所述芯片部的边缘处设有凹凸结构， 所述凹凸结构的宽度为0.49、.51毫米，所述凹凸结构的内侧还设有密封槽，所述密封槽 的宽度为0.24 0.26毫米。2.根据权利要求1所述的防水引线框架，其特征在于，所述密封槽内部区域形成芯片 放置区，用于粘贴待封装的芯片。3.根据权利要求1所述的防水引线框架，其特征在于，所述凹凸结构的宽度为0.5毫 米，所述密封槽的宽度为0.25毫米。4.根据权利要求1所述的防水引线框架，其特征在于，还包括连接部及散热部，所述芯 ...

【专利技术属性】
技术研发人员：吕劲锋，
申请(专利权)人：深圳深爱半导体股份有限公司，
类型：实用新型
国别省市：