本发明专利技术公开了基于DSP和FPGA的嵌入式导航信息处理器，包括数据采集模块、逻辑控制管理模块、导航数据处理模块、导航数据输出模块和FLASH程序固化模块；所述导航数据处理模块的DSP通过EMIF与DSP外部的FLASH、SDRAM和FPGA连接；所述FLASH程序固化模块通过串口与外部开发计算机连接。数据采集模块采集IMU和GNSS输出的数据和同步信号；通过逻辑控制管理模块进行地址译码和时间同步，输入到DSP的SDRAM；导航数据处理模块进行捷联解算及滤波算法；导航信息数据通过导航数据输出模块以网络报文形式发送至其他应用设备。本发明专利技术是一种适用于捷联式惯性导航系统的专用导航信息处理器硬件平台，满足了SINS/GNSS组合导航系统小型化、低功耗、高精度的需求。
【技术实现步骤摘要】
本专利技术涉及导航
，特别是涉及ー种基于DSP和FPGA的嵌入式导航信息处理器。
技术介绍
在SINS/GNSS (Strapdown Inertial Navigation System/Global NavigationSatellite System，捷联式惯性导航系统/全球卫星导航系统)组合导航系统中，导航信息处理器需要完成大量的实时数据采集、处理与运算工作，包括完成MU数据采集、预处理、GNSS数据预处理、时钟信号同步、惯性系统初始对准、姿态实时更新计算、载体运动參数计算、组合滤波和误差在线校正等工作，同时还需要完成与外部各种传感器及应用对象设备之间的数据通讯任务，因此导航信息处理器是SINS/GNSS组合导航系统的关键技木。近年来随着导航设备和系统的小型化，SINS/GNSS系统正朝着体积更小、重量更轻、功耗更低的方向发展。现在的技术通常只是强调某一方面，无法满足现代导航系统工程应用的需要。所以，新一代的导航信息处理器应具备体积小、功耗低、实时性高、运算速度快、通讯功能强的特点。
技术实现思路
专利技术目的:针对SINS/GNSS组合导航系统小型化、低功耗、高精度的需求，本专利技术提出一种基于 DSP(Digital Signal Processing，数字信号处理)和 FPGA (Field —Programmable Gate Array,现场可编程门阵列)的嵌入式导航信息处理器,这种嵌入式导航信息处理器能够实时采集惯性测量组件(頂U，Inertial Measurement Unit)和GNSS的输入信号，并经过导航解算后，将输出的导航信息通过双冗余以太网络接ロ实时地发送给其他应用设备。技术方案:一种基于DSP和FPGA的嵌入式导航信息处理器，包括数据采集模块，逻辑控制管理模块、导航数据处理模块、导航数据输出模块和FLASH程序固化模块；其中，数据采集模块包括电平转换芯片和光电耦合器，用于采集MU输出的数据，接收GNSS接收机输出的串ロ报文数据，接收GNSS的IPPS (one pulse per second，秒脉冲)脉冲信号作为同步模块的触发信号，接收上位机发送的固化FLASH串口数据；逻辑控制管理模块包括FPGA、FPGA配置芯片，用于控制和管理基于DSP和FPGA的嵌入式导航信息处理器的外围逻辑电路，实现对外部GNSS接收机IPPS信号的时间同步；导航数据处理模块包括DSP、FLASH、SDRAM (同步动态随机存储器)，用于提供数据处理的运算平台，满足SINS初始对准算法、SINS解算算法，以及SINS/GNSS组合导航算法的运行需求以及实现SINS输入/输出数据的高速交換功能；导航数据处理模块的DSP通过EMIF与DSP外部的FLASH、SDRAM以及FPGA芯片连接；导航数据输出模块包括FPGA、专用以太网ロ接ロ芯片，用于将导航解算后得出的导航信息通过双冗余以太网络接ロ实时地发送给其他应用设备；FLASH程序固化模块包括串ロ通信模块以及DSP中的烧写FLASH模块，用于通过专门设计的FLASH固化程序，获取FLASH程序代码；FLASH程序固化模块通过ロ通信模块与外部设备连接。FLASH程序固化模块的实现方法是:当数据采集模块接收到有效的固化FLASH信号，DSP擦除FLSAH，待擦除完成后，给上位机发送FLASH擦除完毕信号；上位机接收到所述FLASH擦除完毕信号后，向导航信息处理板发送有效的FLSAH固化数据文件，DSP烧写FLASH模块将收到的数据烧写到FLASH。数据采集模块通过UART模块与逻辑控制管理模块连接；逻辑控制管理模块通过FIFO模块与导航数据处理模块连接；逻辑控制管理模块通过以太网接ロ芯片与导航数据输出模块连接。本专利技术的工作方法是:数据采集模块采集和接收捷联惯性导航系统及GNSS输出的信号，然后通过逻辑控制管理模块进行地址译码和时间同步，输入到DSP的外围SDRAM中；随后通过导航数据处理模块进行捷联解算及相关的滤波算法，得出最終的导航信息数据，并通过导航数据输出模块发送至其他应用设备。本专利技术采用上述技术方案，具有以下有益效果:1)体积小，重量轻，成本低，功耗小，适用于对于体积、成本、功耗有特殊要求的导航对象，如无人水下航行器、无人机等；2)使用DSP作为导航信息处理器，数据处理能力和实时性强，为后期软件开发提供了较好的平台；3)使用FPGA技术实现常用接ロ、控制电路功能，相对于传统电路和芯片，具有调整灵活、功能扩展方便的优势，可移植性好，易于升级；4)导航数据输出模块采用双冗余网络接ロ设计，具备端ロ的自动切換功能，可靠性高；5) FLASH固化模块通过DSP串ロ直接将程序传入DSP，然后DSP自动完成FLASH程序的擦除和固化写入，大大提高了 DSP的调试、开发效率。附图说明图1为本专利技术实施例的硬件框架图；图2为本专利技术实施例的固化FLASH程序流程图；图3为本专利技术实施例的工作方法流程图。具体实施例方式下面结合具体实施例，进ー步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域普通技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。如图1所示，基于DSP和FPGA的嵌入式导航信息处理器包括数据采集模块1、逻辑控制管理模块2、导航数据处理模块3、导航数据输出模块4和FLASH程序固化模块；其中，数据采集模块I包括电平转换芯片和光电耦合器；逻辑控制管理模块2包括FPGA、FPGA配置芯片；导航数据处理模块3包括DSP、FLASH、SDRAM，导航数据处理模块3的DSP通过EMIF与DSP外部的FLASH、SDRAM以及FPGA连接；导航数据输出模块4包括FPGA、专用以太网ロ接ロ芯片；FLASH程序固化模块包括串ロ通信模块以及DSP中的烧写FLASH模块，FLASH程序固化模块通过串ロ通信模块与外部设备连接。I)作为优选的，数据采集模块I电平转换芯片可以选择RS323或RS422。数据采集模块I的具体实施方式是:1MU数字信号通过RS422标准的通用异步串ロ输入，并通过MAX3490电平转换芯片转换为TTL电平形式的IMU数字信号。GNSS数字信号通过RS232标准的通用异步串ロ输入，并通过MAX3232电平转换芯片转换为TTL电平形式的GNSS数字信号。IPPS信号通过光电耦合器引入到时钟同步模块中。FLASH固化程序文件通过RS232标准的通用异步串ロ输入，并通过MAX3232电平转换芯片转换为TTL电平形式的数字信号输入到导航信息处理器中。2)逻辑管理模块的作用是:对DSP地址进行译码及相应的逻辑管理。在导航信息处理器中有三路串行通信接ロ:其中一路RS-422异步串行接ロ接收MU输出的数字信号，一路RS-232异步串行接ロ接收GNSS数字信号，一路RS-232异步串行ロ作为接受串ロ固化FLASH程序的数字信号。另外还有两路IOM网络接ロ作为导航信息处理器与上位机通信接ロ。三路串行通信接口和两路网络接ロ的读写地址被映射到DSP的CE3空间，在FPGA中通过对DSP高位地址线的译码产生五个不同的片选信号，能使各个接ロ芯片满足DSP对不同接ロ的读写要求。·作为优选的，逻辑控制管理本文档来自技高网...
【技术保护点】
一种基于DSP和FPGA的嵌入式导航信息处理器，其特征在于，包括数据采集模块，包括电平转换芯片和光电耦合器；逻辑控制管理模块，包括FPGA和FPGA配置芯片，FPGA配置芯片用来存贮FPGA的信息；其中，?FPGA包括UART模块、FIFO存储模块、时间同步模块和网口驱动模块；导航数据处理模块，包括DSP、FLASH和SDRAM，所述导航数据处理模块的DSP通过?EMIF分别与DSP外部的FLASH、SDRAM以及FPGA连接；导航数据输出模块，包括FPGA和以太网接口芯片；以及FLASH程序固化模块，包括串口通信模块和DSP中的烧写FLASH模块；所述FLASH程序固化模块通过串口通信模块与外部开发计算机连接；?所述数据采集模块通过UART模块与所述逻辑控制管理模块连接；所述逻辑控制管理模块通过FIFO模块与所述导航数据处理模块连接；所述逻辑控制管理模块通过以太网接口芯片与所述导航数据输出模块连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐晓苏，闫捷，张涛，刘锡祥，王立辉，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。