恒定几何形状分裂基FFT制造技术

本发明专利技术提供一种用于执行快速傅立叶变换FFT的设备。所述设备包括重排矩阵、对称蝶形和存储器。所述重排矩阵经配置以具有恒定几何形状，且所述蝶形并联耦合到所述重排矩阵。所述存储器也耦合到所述重排矩阵和每一蝶形。所述重排矩阵、所述蝶形和所述存储器可随后执行分裂基算法。

【技术实现步骤摘要】
用于恒定几何形状分裂基FFT的计算设备
本专利技术大体上涉及快速傅立叶变换(FFT)的计算，且更特定来说，涉及使用分裂基算法来计算FFT。
技术介绍
常规的FFT电路使用大量基本计算元件(称为蝶形)，且可在图1和2中看到常规蝶形100和110的实例。如图1和2所示，蝶形100是基2(二输入)蝶形(其一般使用求和电路104-1和104-2以及复数乘法器102)，且蝶形110是基4(四输入)蝶形(其一般使用求和电路112-1到112-8以及复数乘法器114-1到114-3)。在FFT计算下，蝶形运算的数目一般是：其中N是序列中的点的数目，且r是基数(即，基2)。因此，处理量一般受并行执行的蝶形运算的数目限制。为执行这些FFT计算，可使用若干类型的架构，可在图3和4中看到所述架构的实例。在图3中，展示用于8点按频率抽取(DIF)FFT的流图。此处，可看到使用库利-图基(Cooley-Tukey)算法的可变几何形状架构(通常通过使用多路复用器而实现)。图3中的流图经常在管线化FFT电路中实施。即，这些管线化FFT电路使用logrN数据路径来计算一行流图，其中在每一阶段处存储器元件存储蝶形输出且确保以正确次序进入下一阶段。通常，在高处理量设计中，使用多个管线来增加计算速度。在图4中，展示用于8点DIFFFT的另一流图。在此实例中，几何形状是恒定的。这是有益的，因为所述几何形状可用固定电线或迹线实现，从而避免多路复用器的开销。但这些不同架构中的每一者都具有缺陷(即，高切换开销或大量的非平凡的复数乘法)。还存在具有一些优点的另一类型的算法(称为分裂基)；即，分裂基算法具有比基2和基4算法少的非平凡的复数乘法。举例来说，对于64点FFT，基2、基4和分裂基算法分别涉及98、76和72个非平凡的复数乘法。在典型FFT架构中，在基2和基4中执行的复数乘法的实际数目更高，因为还应算上乘以一般来说，分裂基算法如下逐步将N点离散傅立叶变换(DFT)分解为DFT和两个DFT：以及其中但为了在硬件中实现分裂基算法，传统上使用“L形”蝶形(例如，如图5中所示)。但是，主要归因于如图6和7(其为描绘16点可变几何形状架构的流图)中所示的数据路径之间的不均匀的等待时间，这些“L形”蝶形的形状导致不规则的调度。因此，常规的分裂基架构和算法不适合于高处理量应用。因此，需要改善的FFT架构和算法。常规系统的一些实例是：林(Lin)等人的“用于UWB应用的1-GS/sFFT/IFFT处理器(A1-GS/sFFT/IFFTprocessorforUWBapplications)”，IEEE固态电路杂志，第40卷，第8号，第1726页到第1735页，2005年8月；唐(Tang)等人的“用于基于OFDM的WPAN应用的2.4-GS/sFFT处理器(A2.4-GS/sFFTProcessorforOFDM-BasedWPANApplications)”，IEEE电路和系统II学报：摘要速递，第57卷，第6号，第451页到第455页，2010年6月；曹(Cho)等人的“用于千兆位WPAN应用的高速低复杂性经修改的基25FFT处理器(Ahigh-speedlow-complexitymodifiedradix-25FFTprocessorforgigabitWPANapplications)”，IEEE电路和系统国际座谈会，2011年5月，第1259页到第1262页；黄(Huang)等人的“用于IEEE802.15.3c(WPAN)的具有2.5-GS/s的绿色FFT处理器(AgreenFFTprocessorwith2.5-GS/sforIEEE802.15.3c(WPANs))”，绿色电路和系统国际会议，2010年6月，第9页到第13页；M.C.匹兹(M.C.Pease)的“用于并行处理的对快速傅立叶变换的调适(AnadaptationoftheFastFourierTransformforparallelprocessing)”，ACM杂志，第15卷，第252页到第264页，1968年4月；杜哈梅尔(Duhamel)等人的“‘分裂基’FFT算法(‘SplitRadix’FFTAlgorithm)”，电子快报，第20卷，第1号，第14页到第16页，1984年5月；[7]M.科林西奥斯(M.Corinthios)的“一类快速傅立叶变换计算机的设计(ThedesignofaclassofFastFourierTransformcomputers)”，IEEE计算机学报，第C-20卷，第6号，第617页到第623页，1971年6月；阿基罗(Argello)等人的“恒定几何形状分裂基算法(Constantgeometrysplit-radixalgorithms)”，VLSI信号处理杂志，1995；所冷森(Sorensen)等人的“实值快速傅立叶变换算法(Real-valuedfastFouriertransformalgorithms)”，IEEE声学、语音和信号处理学报，第35卷，第6号，第849页到第863页，1987年6月；以及R.Matusiak.(2001年8月)的“用TMS320DSP平台实施实值序列的快速傅立叶变换算法(ImplementingFastFourierTransformalgorithmsofreal-valuedsequenceswiththeTMS320DSPplatform)”。
技术实现思路
因此，本专利技术的一实施例提供一种设备。所述设备包括第一数据路径，所述第一数据路径产生第一输出信号的实部和虚部，其中所述第一数据路径包含：第一求和电路，其接收第一信号和第二信号的实部；以及第二求和，其接收所述第一和第二信号的虚部；以及第二数据路径，其产生第二输出信号的实部和虚部，其中所述第二数据路径包含：第三求和电路，其接收所述第一和第二信号的所述实部；多路复用器，其经配置以基于控制信号而在所述第一信号的所述虚部与所述第一信号的所述虚部的倒数之间进行选择；以及第四求和电路，其接收所述第二信号的所述虚部且耦合到所述多路复用器的输出，其中所述控制信号针对所述第四求和电路而选择第一运算和第二运算中的至少一者；以及输出电路，其耦合到第三求和电路和所述第四求和电路且受所述控制信号控制。根据本专利技术的一实施例，所述多路复用器进一步包括第一多路复用器，且其中所述输出电路进一步包括：第二多路复用器，其耦合到所述第三和第四求和电路且受所述控制信号控制；以及第三多路复用器，其耦合到所述第三和第四求和电路且受所述控制信号控制。根据本专利技术的一实施例，所述第一和第二求和电路分别进一步包括第一和第二加法器，所述第一和第二加法器对所述第一和第二信号的所述实部和虚部进行求和，以产生所述第一输出信号的所述实部和虚部。根据本专利技术的一实施例，所述第三求和电路是减法器。根据本专利技术的一实施例，所述第一运算是加法，且其中所述第二运算是减法。根据本专利技术的一实施例，所述控制信号进一步包括第一控制信号，且其中第二控制信号针对所述第一、第二和第三求和电路而选择所述第一和第二运算中的至少一者，且其中所述第一和第二控制信号针对所述第四求和电路而选择第一运算和第二运算中的至少一者。根据本专利技术本文档来自技高网...

【技术保护点】
一种设备，其包含：第一数据路径，其产生第一输出信号的实部和虚部，其中所述第一数据路径包含：第一求和电路，其接收第一信号和第二信号的实部；以及第二求和电路，其接收所述第一和第二信号的虚部；以及第二数据路径，其产生第二输出信号的实部和虚部，其中所述第二数据路径包含：第三求和电路，其接收所述第一和第二信号的所述实部；多路复用器，其经配置以基于控制信号而在所述第一信号的所述虚部与所述第一信号的所述虚部的倒数之间进行选择；以及第四求和电路，其接收所述第二信号的所述虚部且耦合到所述多路复用器的输出，其中所述控制信号针对所述第四求和电路而选择第一运算和第二运算中的至少一者；以及输出电路，其耦合到第三求和电路和所述第四求和电路且受所述控制信号控制。

【技术特征摘要】
2011.09.09 US 13/229,4701.一种计算设备，其包含：第一数据路径，其产生第一输出信号的实部和虚部，其中所述第一数据路径包含：第一求和电路，其接收第一信号和第二信号的实部；以及第二求和电路，其接收所述第一和第二信号的虚部；以及第二数据路径，其产生第二输出信号的实部和虚部，其中所述第二数据路径包含：第三求和电路，其接收所述第一和第二信号的所述实部；多路复用器，其经配置以基于控制信号而在所述第一信号的所述虚部与所述第一信号的所述虚部的倒数之间进行选择；以及第四求和电路，其接收所述第二信号的所述虚部且耦合到所述多路复用器的输出，其中所述控制信号针对所述第四求和电路而选择第一运算和第二运算中的至少一者；以及输出电路，其耦合到第三求和电路和所述第四求和电路且受所述控制信号控制。2.根据权利要求1所述的设备，其中所述多路复用器进一步包括第一多路复用器，且其中所述输出电路进一步包括：第二多路复用器，其耦合到所述第三和第四求和电路且受所述控制信号控制；以及第三多路复用器，其耦合到所述第三和第四求和电路且受所述控制信号控制。3.根据权利要求2所述的设备，其中所述第一和第二求和电路进一步分别包括第一和第二加法器，所述第一和第二加法器对所述第一和第二信号的所述实部和虚部进行求和，以产生所述第一输出信号的所述实部和虚部。4.根据权利要求3所述的设备，其中所述第三求和电路是减法器。5.根据权利要求4所述的设备，其中所述第一运算是加法，且其中所述第二运算是减法。6.根据权利要求2所述的设备，其中所述控制信号进一步包括第一控制信号，且其中第二控制信号针对所述第一、第二和第三求和电路而选择所述第一和第二运算中的至少一者，且其中所述第一和第二控制信号针对所述第四求和电路而选择第一运算和第二运算中的至少一者。7.根据权利要求6所述的设备，其中所述第一数据路径进一步包括：第一锁存器，其耦合到第一求和电路且受启用信号控制；第二锁存器，其耦合到所述第二求和电路且受所述启用信号控制；复数乘法器，其耦合到所述第一和第二锁存器；第四多路复用器，其耦合到所述第一求和电路和所述复数乘法器且受所述启用信号控制；以及第五多路复用器，其耦合到所述第二求和电路和所述复数乘法器且受所述启用信号控制。8.根据权利要求7所述的设备，其中所述启用信号进一步包括第一启用信号，且其中所述复数乘法器进一步包括第一复数乘法器，且其中所述第二数据路径进一步包括：第三锁存器，其耦合到所述第二多路复用器且受第二启用信号控制；第四锁存器，其耦合到所述第三多路复用器且受所述第二启用信号控制；第二复数乘法器，其耦合到所述第三和第四锁存器；第六多路复用器，其耦合到所述第二多路复用器和所述第二复数乘法器且受所述第二启用信号控制；以及第七多路复用器，其耦合到所述第三多路复用器和所述第二复数乘法器且受所述第二启用信号控制。9.根据权利要求8所述的设备，其中所述第一运算是加法，且其中所述第二运算是减法。10.一种计算设备，其包括：重排矩阵，其具有恒定几何形状；多个蝶形，其并联耦合到所述重排矩阵，其中每一蝶形是对称的；以及存储器，其耦合到所述重排矩阵和每一蝶形，其中所述重排矩阵、所述多个蝶形和所述存储器经配置以执行分裂基算法；控制器，其耦合到所述存储器和每一蝶形；其中每一蝶形进一步包括：第一数据路径，其产生第一输出...

【专利技术属性】
技术研发人员：乔伊丝·Y·广，马尼什·戈埃尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US