成像装置及其成像方法制造方法及图纸

本发明专利技术涉及一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；以及多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括：比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。

【技术实现步骤摘要】

本专利技术涉及成像领域，特别地涉及一种。
技术介绍
CMOS图像传感器已经广泛地应用在许多产品中。这些产品包括手机、平板电脑、汽车以及安防监控系统等。很多应用对图像传感器都提出了很高的要求，例如在功耗、噪声以及帧率三项指标上都达到令人满意的结果。然而，目前常用的串行读取架构无法在CMOS图像传感器中实现对以上三项指标很好的优化，因此，限制了 CMOS图像传感器在高端产品中的应用，例如在大阵列高端5M、8M、以及更高分辨率的传感器上的采用。对于这一问题的传统解决方法是采用多通道串行结构。然而，由于多通道之间的系统偏差会对图像质量造成很大的影响。多通道串行结构在图像质量上无法令人满意。目前，针对这一技术问题尚没有好的解决方法。
技术实现思路
针对现有技术中存在的问题，根据本专利技术的一个方面，提出一种成像装置，包括:像素阵列，其包括排列成行和列的多个像素；以及多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括:比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。根据本专利技术的另一个方面，提出一种像素列电路，包括:比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。根据本专利技术的另一个方面，提出一种像素信号处理方法，包括:通过比较器将所述像素信号与来自斜坡信号发生器的斜坡信号进行比较；通过“与”门将比较器的输出信号与时钟信号进行逻辑“与”的运算，输出时钟脉冲信号序列；通过反码计数器对经过“与”门后的时钟脉冲信号序列进行计数，并且在下一个时钟脉冲信号序列到来之前，利用反码计数器对计数的结果进行反码运算。根据本专利技术的另一个方面，提出一种成像方法，包括:像素中的存储区域被重置，产生重置采样信号；将重置采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第一脉冲信号，其中脉冲信号的宽度代表了信号的强度；将第一脉冲信号与时钟信号进行逻辑“与”的运算，输出第一时钟脉冲信号序列，其中第一序列中时钟脉冲信号的个数代表了重置采样信号的强度；对第一时钟脉冲信号序列进行计数，并且对计数的结果进行反码运算；像素中的光电二极管被重置，产生图像采样信号；将图像采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第二脉冲信号，其中脉冲信号的宽度代表了信号的强度；将第二脉冲信号与时钟信号进行逻辑“与”的运算，输出第二时钟脉冲信号序列，其中第二序列中时钟脉冲信号的个数代表了图像采样信号的强度；对第二时钟脉冲信号序列进行计数，并累加到所述第一时钟脉冲信号序列经过反码运算后的结果上，并且对计数的结果再次进行反码运算，从而得出所述重置采样信号与所述图像采样信号之间的差值。附图说明下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中:图1是一种成像装置的结构的示意图；图2是表示了一种代表性像素结构的示意图；图3是表示了一种代表性像素结构的示意图；图4是根据本专利技术的一个实施例基于列并行读取架构的读出电路示意图；图5是根据本专利技术的一个实施例的反码计数器的电路示意图；图6是根据本专利技术的一个实施例的JK触发器的电路图；图7是图5所示的实施例的反码计数器处于“计数”状态的等效电路图；图8是图5所示的实施例的反码计数器处于“反码”状态的等效电路图；图9是根据本专利技术的一个实施例采用向上计数器的列电路的控制时序图；图10是根据本专利技术的一个实施例采用向下计数器的列电路的控制时序图；图11是根据本专利技术的一个实施例的图像信号处理流程示意图；以及图12是根据本专利技术的一个实施例的成像方法的流程示意图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。术语“像素” 一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。像素输出信号包括像素重设信号Vret和像素图像信号Vsig。像素重设信号Vret代表重设感光器件(如光电二极管)的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号Vsig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号Vrst和像素图像信号Vsig均由行采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的Vrst-Vsig信号即表不感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206，源极跟随晶体管208和行选择晶体管210。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。像素200还进一步包括由行选择晶体管210。行选择晶体管210由信号RowSel控制，将源极跟随晶体管208放大的信号输出到输出线Vout。图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304 一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。本文档来自技高网...

【技术保护点】
一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；以及多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括：比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。

【技术特征摘要】
1.种成像装置，包括: 像素阵列，其包括排列成行和列的多个像素；以及 多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括: 比较器，其将来自对应列像素的信号与斜坡信号比较；以及 反码计数器，其对所述比较器的输出信号进行计数和反码运算。2.权利要求1所述的成像装置，其中所述反码计数器包括“与”门，其用来对所述比较器的输出信号和时钟信号逻辑“与”运算。3.权利要求2所述的成像装置，其中所述反码计数器包括多个级，其中每个级包括数字触发开关和JK触发器，其中所述反码计数器的第一级还包括所述“与”门。4.权利要求3所述的成像装置，其中所述反码计数器的多个级的所述JK触发器包括两种工作状态:在计数状态下对输入的时钟信号序列进行计数，并且在反码状态下对所存储的值进行反码运算。5.权利要求1所述的成像装置，其中对应列像素的信号包括来自同一像素的一组重置采样信号和图像采样信号，所述反码计数器经配置在对所述重置采样信号进行计数和反码运算的基础上对所述图像采样信号进行计数和反码运算，得出所述重置采样信号和图像采样信号的差值。6.权利要求5所述的成像装置，其中所述反码计数器包括一个预定的数字偏差，以防止数据溢出。7.权利要求6所述的成像装 置，其中所述列电路进一步包括存储电路，其用来对所述重置采样信号和图像采样信号的差值进行存储。8.权利要求1所述的成像装置，其中所述列电路进一步包括运算放大器，其用来对所述来自对应列像素的信号进行放大。9.权利要求8所述的成像装置，其中所述放大器和所述比较都包括清零功能。10.种像素列电路，包括: 比较器，其将来自对应列像素的信号与斜坡信号比较；以及 反码计数器，其对所述比较器的输出信号进行计数和反码运算。11.权利要求10所述的列电路，其中所述反码计数器包括多个级，其中每个级包括数字触发开关和JK触发器，其中所述反码计数器的第一级还包括所述“与”门，用来对所述比较器的输出信号和时钟信号逻辑“与”运算。12.权利要求11所述的成像装置，其中所述反码计数器的多个级的所述JK触发器包括两种工作状态:在计数状态下对输入的时钟信号序列进行计数，并且在反码状态下对所存储的值进行反码运算。13.权利要求10所述的成像装置，其中所述列电路进一步包括存储电路，其...

【专利技术属性】
技术研发人员：陈碧，徐辰，邵泽旭，杨小龙，
申请(专利权)人：江苏思特威电子科技有限公司，
类型：发明
国别省市：