成像装置制造方法及图纸

本实用新型专利技术涉及一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。

【技术实现步骤摘要】

本技术涉及成像领域，特别地涉及一种成像装置。
技术介绍
CMOS图像传感器已经广泛地应用在许多产品中。这些产品包括手机、平板电脑、汽车以及安防监控系统等。在很多应用中(例如:工业相机或机器视觉等)，由于物体的高速运动和图像识别算法方面的需求，需要对于高速运动的物体不失真的抓拍。传统的卷帘快门式(rollingshutter)CMOS图像传感器，因为其读取是逐行式的，会对高速运动的物体会产生布丁效应(Jell-Oeffect)，出现图像会产生扭曲，所以需用使用全局快门(globalshutter)。
技术实现思路
针对现有技术中存在的问题，根据本技术的一个方面，提出一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差。如上所述的装置，其中所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。如上所述的装置，其中所述像素进一步包括输出晶体管，其连接在像素的输出晶体管和接地之间。如上所述的装置，其中所述像素进一步包括输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。如上所述的装置，其中所述像素依次包括：第一间隔层、第一晶片、第二间隔层、和第二晶片。如上所述的装置，其中所述像素包括多个微透镜，其位于第一间隔层上。如上所述的装置，其中第一晶片包括多个光电二极管；第二晶片包括所述像素的至少一部分电路。如上所述的装置，其中第二晶片包括第一电容和第二电容。如上所述的装置，其中第二间隔层中包括像素内连接结构，其将位于第一晶片中的至少一个光电二极管与位于第二晶片中的所述像素的至少一部分电路相互电连接。如上所述的装置，其中第一间隔层包括多个滤镜，至少一个滤镜位于微透镜与光电二极管之间。附图说明下面，将结合附图对本技术的优选实施方式进行进一步详细的说明，其中：图1是一种成像装置的结构的示意图；图2是表示了一种代表性像素结构的示意图；图3是表示了一种代表性像素结构的示意图；图4是现有的全局快门图像传感器像素架构示意；图5是现有的全局快门图像传感器的信号读出时序示意图；图6是根据本技术的一个实施例的像素结构示意图；图7是根据本技术的一个实施例的像素操作时序图；图8是根据本技术的一个实施例的像素结构示意图；以及图9是根据本技术的另一个实施例的像素结构示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。像素输出信号包括像素重设信号Vrst和像素图像信号Vsig。像素重设信号Vrst代表重设感光器件(如光电二极管)的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号Vsig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号Vrst和像素图像信号Vsig均由行采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的Vrst-Vsig信号即表示感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206，源极跟随晶体管208和行选择晶体管210。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。像素200还进一步包括由行选择晶体管210。行选择晶体管210由信号RowSel控制，将源极跟随晶体管208放大的信号输出到输出线Vout。图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。有源区域306连接到电极源Vaa。像素300还包括源极跟随栅极307，其连接在有源区域306和308之间，形成源极跟随晶体管，并且源极跟随栅极307通过电连接347电耦合到浮动扩散区域304。像素300进一步包括行选择晶体管栅极309，其连接在有源区域308和作为像素输出端的有源区域310之间，形成行选择晶体管。上述晶体管的源极区/漏极区、浮动扩散区、在栅极下一级在源极/漏极区之间的沟道区、和光电二极管因其掺杂性而定义为有源区域，其与栅极结构相结合而定义有源电子装置。针对现有技术中存在的问题，本技术提出了一种基于列并行读取架构的电路结构。图4是现有的全局快门图像传感器像素架构示意。图5是现有的全局快门图像传感器的信号读出时序示意图。参考图4和图5，在传统的像素架构的基础上，每个像素中增加了全局快门晶体管401，其经配置而由全局快门(GS)信号控制。全局快门晶体管401连接到光电二极管202，从而在GS信号的控制下，控制光电二极管402的曝光时间。由于本文档来自技高网...

【技术保护点】
一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。

【技术特征摘要】
1.一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。2.如权利要求1所述的装置，其中所述像素进一步包括：输出晶体管，其连接在像素的输出晶体管和接地之间；输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。3.如权利要求2所述的装置，其中所述像素进一步包括重置存储开关和重置读出开关；其中重置存储开关连接在源极跟随晶体管的输出与第一电容Crst之间，重置读出开关连接在第一电容与输出源极跟随晶体管之间。4.如权利要求3所述的装置，其中所...

【专利技术属性】
技术研发人员：邵泽旭，熊志斌，
申请(专利权)人：江苏思特威电子科技有限公司，
类型：新型
国别省市：江苏;32