成像装置、成像方法及图像传感器读取方法制造方法及图纸

本发明专利技术涉及一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。

Imaging device and imaging method thereof

The present invention relates to an imaging device includes a pixel array including a plurality of pixels arranged in rows and columns; wherein, at least one pixel includes a first capacitor configured to store the reset signal; and a capacitor, which is configured to store pixel signals; a plurality of column circuits, wherein at least a column circuit reads the reset signal from the first capacitor, read pixel signals from the capacitor, and generates a reset signal and pixel signal; wherein the pixel in the first storage capacitor is configured to reset signal in the capacitor stored in the pixel signal.

【技术实现步骤摘要】
成像装置及其成像方法
本专利技术涉及成像领域，特别地涉及一种成像装置及其成像方法。
技术介绍
CMOS图像传感器已经广泛地应用在许多产品中。这些产品包括手机、平板电脑、汽车以及安防监控系统等。在很多应用中(例如:工业相机或机器视觉等)，由于物体的高速运动和图像识别算法方面的需求，需要对于高速运动的物体不失真的抓拍。传统的卷帘快门式(rollingshutter)CMOS图像传感器，因为其读取是逐行式的，会对高速运动的物体会产生布丁效应(Jell-Oeffect)，出现图像会产生扭曲，所以需用使用全局快门(globalshutter)。然而，现有的全局快门图像传感器中，图像信号和重置信号的两次读出不是完全意义上的相关：信号读取发生在重置之前；因此，信号中的噪声无法完全消掉，图像信噪比下降。目前，针对这一技术问题尚没有好的解决方法。
技术实现思路
针对现有技术中存在的问题，根据本专利技术的一个方面，提成一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差。如上所述的装置，其中所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。如上所述的装置，其中所述像素进一步包括输出晶体管，其连接在像素的输出晶体管和接地之间。如上所述的装置，其中所述像素进一步包括输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。如上所述的装置，其中所述像素进一步包括重置存储开关和重置读出开关；其中重置存储开关连接在源极跟随晶体管的输出与第一电容之间，重置读出开关连接在第一电容与输出源极跟随晶体管之间。如上所述的装置，其中所述像素进一步包括信号存储开关和信号读出开关；其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间。如上所述的装置，其中像素进一步包括重置存储开关；其中重置存储开关连接在源极跟随晶体管的输出与第一电容之间；以及信号存储开关和信号读出开关；其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间。如上所述的装置，其中像素进一步包括重置存储开关，其连接在源极跟随晶体管的输出与第一电容之间；信号存储开关和信号读出开关，其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间；以及存储开关，其连接在重置存储开关和信号存储开关的输入与源极跟随晶体管之间。如上所述的装置，其中所述列电路包括读出电路，其包括放大器，其中放大器的负向输入端通过输入电容连接到列输出线；滤波电容，其连接在放大器的输出端和负向输入端之间；以及清零开关，其连接在放大器的输出端和负向输入端之间。如上所述的装置，其中所述输入电容经控制在列放大器处于自动清零阶段连接到第一电容。如上所述的装置，其中所述输入电容经控制在列放大器处于放大阶段连接到第一电容和第二电容。如上所述的装置，其中所述第一电容的电容值等于第二电容的电容值。如上所述的装置，其中所述在所述自动清零和放大阶段，负向输入端的电压保持不变。如上所述的装置，其中所述像素阵列包括第一像素群组和第二像素群组；其中所述第一像素群组对应第一转移电压，所述第二像素群组对应第二转移电压。根据本专利技术的另一个方面，提成一种成像方法，包括以下步骤：在排列成行和列的像素阵列中，对于至少一个像素，重置存储区域，产生重置信号，并将重置信号存储在第一存储元件中；将光电二极管中的像素信号转移到所述存储区域，产生像素信号，并将像素信号存储在第二存储元件中；以及，从第一和第二存储元件中获得重置信号和像素信号，并得出重置信号和像素信号的差。根据本专利技术的另一个方面，提成一种图像传感器读取方法，包括以下步骤：从排列成行和列的像素阵列的列输出线获得第一电容中存储的电荷，并将其积累在负反馈放大器的负向输入端的输入电容上，其中，所述放大器的输出直接连接到放大器的负向输入端；以及从列输出线获得第二电容中存储的电荷，并将其积累在负反馈放大器的负向输入端的输入电容上，其中，所属放大器的输出通过滤波电容连接到放大器的负向输入端；同时，在负反馈放大器的输出端读取第一电容和第二电容之间的电压差值信号。如上所述的方法，其中第一电容和第二电容具有相同的电容值。如上所述的方法，其中在输入电容上积累电荷时，保持放大器的负向输入端的电压不变。附图说明下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1是一种成像装置的结构的示意图；图2是表示了一种代表性像素结构的示意图；图3是表示了一种代表性像素结构的示意图；图4是根据本专利技术的一个实施例基于列并行读取架构的读出电路示意图；图5是根据本专利技术的一个实施例的反码计数器的电路示意图；图6是根据本专利技术的一个实施例的JK触发器的电路图；图7是图5所示的实施例的反码计数器处于“计数”状态的等效电路图；图8是图5所示的实施例的反码计数器处于“反码”状态的等效电路图；图9是根据本专利技术的一个实施例采用向上计数器的列电路的控制时序图；图10是根据本专利技术的一个实施例采用向下计数器的列电路的控制时序图；图11是根据本专利技术的一个实施例的图像信号处理流程示意图；以及图12是根据本专利技术的一个实施例的成像方法的流程示意图；图13是根据本专利技术的一个实施例的成像方法的示意图；以及图14是根据本专利技术的一个实施例的图像传感器读取方法示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地本文档来自技高网...

【技术保护点】
一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。

【技术特征摘要】
1.一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：第一电容，其经配置以存储重置信号；以及第二电容，其经配置以存储像素信号；多个列电路，其中，至少一个列电路从第一电容读取重置信号，从第二电容读取像素信号，并产生重置信号与像素信号的差；其中，所述像素经配置以在第一电容存储重置信号后在第二电容中存储像素信号。2.如权利要求1所述的装置，其中所述像素进一步包括：输出晶体管，其连接在像素的输出晶体管和接地之间；输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。3.如权利要求2所述的装置，其中所述像素进一步包括重置存储开关和重置读出开关；其中重置存储开关连接在源极跟随晶体管的输出与第一电容Crst之间，重置读出开关连接在第一电容与输出源极跟随晶体管之间。4.如权利要求3所述的装置，其中所述像素进一步包括信号存储开关和信号读出开关；其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间。5.如权利要求1所述的装置，其中像素进一步包括重置存储开关；其中重置存储开关连接在源极跟随晶体管的输出与第一电容之间；以及信号存储开关和信号读出开关；其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间。6.如权利要求1所述的装置，其中像素进一步包括重置存储开关，其连接在源极跟随晶体管的输出与第一电容之间；信号存储开关和信号读出开关，其中信号存储开关连接在源极跟随晶体管的输出与第二电容之间，信号读出开关连接在第二电容与输出源极跟随晶体管之间；以及存储开关，其连接在重置存储开关和信号存储开关的输入与源极跟随晶体管之间。7.如权利要求1所述的装置，其中所述列电路包括读出电路...

【专利技术属性】
技术研发人员：邵泽旭，徐辰，
申请(专利权)人：江苏思特威电子科技有限公司，
类型：发明
国别省市：江苏,32