单光子雪崩光电二极管时间延迟积分CMOS图像传感器制造技术

本发明专利技术涉及CMOS集成电路领域，为针对普通TDI技术对于微光条件下探测能力不足的问题，利用SPAD作为TDI图像传感器的像素使得探测更低光照情况下。同时，本发明专利技术又具有全局曝光时序设计简单等特点。本发明专利技术采用的技术方案是，单光子雪崩光电二极管时间延迟积分CMOS图像传感器，结构是由正方形的像素排列而成X乘Y的矩阵，其第i行第j列像素内部电路结构由SPAD单元和电路单元组成，SPAD单元由select信号控制，将外界信号源转换成脉冲信号；而一个像素共有N个电路单元，第k个电路单元中。本发明专利技术主要应用于CMOS集成电路设计制造场合。

【技术实现步骤摘要】
单光子雪崩光电二极管时间延迟积分CMOS图像传感器
本专利技术涉及CMOS集成电路领域，尤其涉及时间延时积分CMOS图像传感器和单光子雪崩光电二极管领域。
技术介绍
固态图像传感器主要分为互补型金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)图像传感器和电荷耦合器件(ChargedCoupledDevice,CCD)图像传感器两种。而CMOS图像传感器由于其可以嵌入到平面工艺当中，其具有低功耗、体积小、可靠性高等优势。而在CMOS图像传感器中根据像素的排列方式可以分为面阵和线阵两种类型。对于面阵型图像传感器一次曝光可以得到一帧完整的二维图像信息，常用于监控、录像、拍照等方面，但是其缺点是像素总数多，而且每一行的像素有限，因此，影响了其帧频和分辨率。而线阵型图像传感器一次曝光仅能得到一行的像素信息，常用于对相对位移的物体进行成像分析。广泛用在医疗、轨道卫星探测、无人机等高清成像领域。时间延时积分(TimeDelayIntegration，TDI)是图像传感器中一种常用技术它的基本原理是使用面阵形式的像素阵列按线阵扫描的方式工作，即通过多行像素对相对移动的物体进行多次曝光，并将得到的信号进行累加，等效地延长了曝光时间，因此可以大幅提升传感器的SNR和灵敏度，特別适用于高速扫描和低照度的应用场合。单光子雪崩光电二极管(SinglePhotonAvalancheDetectors，SPAD)是一种特殊的PN结结构。而对于一种普通PN结结构(如：光电二极管)，当有光子进入空间电荷区并被吸收时，会产生光生载流子，并渡越至P区或者N区，从而形成光生电动势。而在正常工作状态下的SPAD，其两端会外加一个略低于击穿电压的直流偏置，当一个光子进入空间电荷区并最终产生光生电动势时，使得两端偏压大于SPAD的击穿电压，使得SPAD进入雪崩击穿状态。其雪崩击穿电流会达到毫安级别，并且雪崩电流的到达时间精确度在皮秒级别，这样检测电学信号的变化就可以知道光子的到达时间。
技术实现思路
为克服现有技术的不足，本专利技术针对普通TDI技术对于微光条件下探测能力不足的问题，利用SPAD作为TDI图像传感器的像素使得探测更低光照情况下。同时，本专利技术又具有全局曝光时序设计简单等特点。本专利技术采用的技术方案是，单光子雪崩光电二极管时间延迟积分CMOS图像传感器，结构是由正方形的像素排列而成X乘Y的矩阵，其第i行第j列像素内部电路结构由SPAD单元和电路单元组成，SPAD单元由select信号控制，将外界信号源转换成脉冲信号；而一个像素共有N个电路单元，第k个电路单元中，其接入IN(i，j)[k]，OUT(i，j)[k]，DATA(i，j)[k]，DATA(i，j)[k+1]四个信号，其中，OUT(i，j)[k]＝IN(i+1，j)[k]；其内部结构是由带有复位功能的D触发器和传输门两部分构成，IN(i，j)[k]接入到传输门I2输入端，I2输出端接在D触发器的D端，DATA(i，j)[k]接在D触发器的时钟端，全局时钟信号load_clk信号接入传输门I1输入端，I1输出端接在D触发器的时钟端，全局复位信号reset接入D触发器的rst端，D触发器Q端接入到OUT(i，j)[k]，QN端接传输门I3的输入端，I3的输出端接在D触发器的D端，D端同时接在传输门I4的输入端，I4的输出端接在DATA(i，j)[k+1]上，另外传输门I1，I2正控制端接在全局信号Load上，反控制端接在～Load上，传输门I3，I4正控制端接在全局信号～Load上，反控制端接在Load上。从SPAD读出的信号是脉冲信号，D触发器和传输门输出的读出电路只需要将其计数并与上一级的所计脉冲数进行加和，并传递给下一级，从信号源接受信号经过SPAD单元变成脉冲信号，并进入读出电路当中计数，具体功能为Load＝0，～Load＝1时，电路处于计数状态，I1、I2关断，I3，I4导通，N-bitD触发器成为一个计数器；Load＝1，～Load＝0时，Select也提前赋值为0，此时电路处于载入状态，I1、I2导通，I3，I4关断，在统一的load_clk信号到来之后，其就会同时移位，实现载入功能；Load是由外部逻辑提供，在一个曝光周期内，Load＝1持续T1时间，Load＝0持续T2时间，T1+T2等于总曝光时间。本专利技术的特点及有益效果是：传感器可以在更低光照下(0.01Lux)情况下发挥出作用。而且由于SPAD及周边电路读出的直接是数字信号(短脉冲)，故可以在之后的电路中直接利用计数器记录短脉冲的个数，便可知道光子的到达个数。另外，不需要放大器、模数转换器等结构，对于读出电路压力小，读出噪声变得很低，因此可以实现全局曝光，从而可以实现信号采集的一致性。而且，本专利技术不需要额外的模数转换器等读出电路，只需要在像素的内部集成计数器和传输门，从而可以在读出电路压力不大的情况下，实现大阵列多级累加的TDI图像传感器，以应对更低照度的情况。附图说明：图1基于单光子雪崩光电二极管的时间延迟积分CMOS图像传感器结构示意图。图2第i行第j列像素内部电路结构图。图3第i行第j列像素第K个电路单元结构图。图4读出电路系统流程图。图5图像传感器仿真输出数据与输入像素点灰度值的关系。具体实施方式系统电路结构图如图1所示，由正方形的像素排列而成X乘Y的矩阵，其第i行第j列像素内部电路结构图如图2所示，由SPAD单元和电路单元组成，以N位输出精度为例，SPAD单元由select信号控制，将外界信号源转换成脉冲信号。而一个像素共有N个电路单元，以第K个单元为例，其接入IN(i，j)[k]，OUT(i，j)[k]，DATA(i，j)[k]，DATA(i，j)[k+1]四个信号，其中，OUT(i，j)[k]＝IN(i+1，j)[k]。其内部结构图如图4所示。是由带有复位功能的D触发器和传输门两部分构成。IN(i，j)[k]接入到传输门I2输入端，I2输出端接在D触发器的D端，DATA(i，j)[k]接在D触发器的时钟端，全局时钟信号load_clk信号接入传输门I1输入端，I1输出端接在D触发器的时钟端，全局复位信号reset接入D触发器的rst端，D触发器Q端接入到OUT(i，j)[k]，QN端接传输门I3的输入端，I3的输出端接在D触发器的D端，D端同时接在传输门I4的输入端，I4的输出端接在DATA(i，j)[k+1]上，另外传输门I1，I2正控制端接在全局信号Load上，反控制端接在～Load上，传输门I3，I4正控制端接在全局信号～Load上，反控制端接在Load上。其工作原理为：从SPAD读出的信号是脉冲信号，D触发器和传输门输出的读出电路只需要将其计数并与上一级的所计脉冲数进行加和，并传递给下一级。其系统流程图如图4所示。从信号源接受信号经过SPAD单元变成脉冲信号，并进入读出电路当中计数。具体功能为Load＝0(～Load＝1)时，电路处于计数状态，I1、I2关断，I3，I4导通，N-bitD触发器成为一个计数器；Load＝1(～Load＝0)时，Select也提前赋值为0，此时电路处于载入状态，I1、I2导通，I3，I4关断，在统一的lo本文档来自技高网...

【技术保护点】
一种单光子雪崩光电二极管时间延迟积分CMOS图像传感器，其特征是，结构是由正方形的像素排列而成X乘Y的矩阵，其第i行第j列像素内部电路结构由SPAD单元和电路单元组成，SPAD单元由select信号控制，将外界信号源转换成脉冲信号；而一个像素共有N个电路单元，第k个电路单元中，其接入IN(i，j)[k]，OUT(i，j)[k]，DATA(i，j)[k]，DATA(i，j)[k+1]四个信号，其中，OUT(i，j)[k]＝IN(i+1，j)[k]；其内部结构是由带有复位功能的D触发器和传输门两部分构成，IN(i，j)[k]接入到传输门I2输入端，I2输出端接在D触发器的D端，DATA(i，j)[k]接在D触发器的时钟端，全局时钟信号load_clk信号接入传输门I1输入端，I1输出端接在D触发器的时钟端，全局复位信号reset接入D触发器的rst端，D触发器Q端接入到OUT(i，j)[k]，QN端接传输门I3的输入端，I3的输出端接在D触发器的D端，D端同时接在传输门I4的输入端，I4的输出端接在DATA(i，j)[k+1]上，另外传输门I1，I2正控制端接在全局信号Load上，反控制端接在～Load上，传输门I3，I4正控制端接在全局信号～Load上，反控制端接在Load上。...

【技术特征摘要】
1.一种单光子雪崩光电二极管时间延迟积分CMOS图像传感器，其特征是，结构是由正方形的像素排列而成X乘Y的矩阵，其第i行第j列像素内部电路结构由SPAD单元和电路单元组成，SPAD单元由select信号控制，将外界信号源转换成脉冲信号；而一个像素共有N个电路单元，第k个电路单元中，其接入IN(i，j)[k]，OUT(i，j)[k]，DATA(i，j)[k]，DATA(i，j)[k+1]四个信号，其中，OUT(i，j)[k]＝IN(i+1，j)[k]；其内部结构是由带有复位功能的D触发器和传输门两部分构成，IN(i，j)[k]接入到传输门I2输入端，I2输出端接在D触发器的D端，DATA(i，j)[k]接在D触发器的时钟端，全局时钟信号load_clk信号接入传输门I1输入端，I1输出端接在D触发器的时钟端，全局复位信号reset接入D触发器的rst端，D触发器Q端接入到OUT(i，j)[k]，QN端接传输门I3的输入端，I3的输出端接在D触发器的D端，D端同时接在传输门I4的输入端，I4的...

【专利技术属性】
技术研发人员：徐江涛，李炜，韩立镪，聂凯明，史再峰，高静，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12