一种低像素尺寸的单光子CMOS图像传感器像素电路制造技术

本发明专利技术提供了一种低像素尺寸的单光子CMOS图像传感器像素电路，包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。淬火电路含有一个单光子雪崩二极管，淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。本发明专利技术的单光子CMOS图像传感器像素电路，只使用5个NMOS晶体管和1个单光子雪崩二极管，结构精简，适用于高分辨率的单光子CMOS图像传感器。

【技术实现步骤摘要】
一种低像素尺寸的单光子CMOS图像传感器像素电路[
]本专利技术涉及集成电路的CMOS图像传感器像素电路和系统框架，适用于低像素尺寸高分辨率的单光子CMOS图像传感器。[
技术介绍
]近些年来，人们越发频繁地在生命科学中利用荧光的特性来进行研究。除了环境检测、临床医学、DNA测序等应用以外，荧光也可以用作细胞鉴定、流式细胞技术的分类，来揭示细胞内部物质的位置和运动。稳态的荧光显微技术经常应用于细胞分析里面，然而，它对某些基于光强的因素例如激发光源强度的变化、光漂白等等很敏感。并且这种技术很难区分具有相同激发和发射光谱的荧光基团。荧光寿命成像显微技术产生了荧光基团寿命的空间域成像，提供了查看荧光基团的另一个维度的信息。而且荧光寿命对于荧光所处的环境非常敏感，独立于影响荧光强度的诸多因素。传统光电二极管CMOS图像传感器通常经过感应光的强度，产生对应的光电流，然后对光电流积分产生一个电压值，接着对该电压值进行处理得到此像素点的光强。然而一方面，传统光电二极管CMOS图像传感器很难能够达到单个光子检测的灵敏度，而且对后端所需的处理电路的信噪比有极高的要求。另外一方面，传统光电二极管CMOS图像传感器对光电流的积分时间相对较长，是一个相对较慢的处理过程。单光子CMOS图像传感器由于它本身对光子极高的敏感度和极短的响应时间，很适合于荧光寿命成像显微技术。相比于庞大的荧光寿命成像实验平台，此种传感器芯片价格低廉，集成度很高，通过一个芯片即可以获得通过庞大和昂贵的实验平台才能够得到的数据。时间域快门(time-gated)技术是一种快速的能够实时检测荧光寿命的技术，与传统的时域相关单光子计数(TCSPC)检测技术相比，该种检测技术对系统的硬件要求更低，通过两帧或者多帧即可获得某个像素点荧光寿命的信息。而且通过此种技术手段可以达到很高的像素分辨率，传统的基于TCSPC技术的像素电路尺寸一般在五十个微米以上，而基于时间域快门(time-gated)技术的像素电路能够达到二十个微米左右。如图1所示，通过统计两个脉冲宽度之间的光强和以下公式：我们可以得出某像素点的荧光寿命τ，S1和S2是测量得到的光强，分别与窗口内的光子总数成正比，Δt是测量脉冲宽度。在图2所示的实验平台中，单光子CMOS图像传感器被用来检测荧光寿命。整个实验在黑暗无光的条件下进行，首先外部发射一束峰值功率在几百毫瓦量级的皮秒脉冲激光来激发样本产生荧光，然后单光子CMOS图像传感器放置在出光孔处来检测荧光强度，最后通过两个窗口内所得到的光子数来算出荧光寿命。文献(LucioPancheri,NicolaMassari,DavidStoppa,“SPADImageSensorWithAnalogCountingPixelforTime-ResolvedFluorescenceDetection”,IEEETRANSACTIONSONELECTRONDEVICES,VOL.60,NO.10,OCTOBER2013)展示了一个32x32像素的用于荧光寿命探测的单光子CMOS图像传感器，该传感器采用高压0.35μmCMOS技术制造，采用模拟计数的方法来最大限度地减少像素尺寸。所有像素电路由12个NMOS晶体管和1个单光子雪崩二极管构成，具有25μm的像素尺寸和20.8％的填充系数。[
技术实现思路
]为了提供一种更优的低像素尺寸的单光子CMOS图像传感器像素电路，本专利技术采用的技术方案是：一种低像素尺寸的单光子CMOS图像传感器像素电路，包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。进一步地，所述淬火电路含有一个单光子雪崩二极管和淬火晶体管，所述淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。进一步地，在淬火电路里面，单光子雪崩二极管工作在盖革(Geiger)区，也就是单光子雪崩二极管两端电压高于单光子雪崩二极管本身的击穿电压，因此在单光子雪崩二极管内部形成非常高的电场强度，内部有自由电子或者由吸收光子产生的电子空穴对，单光子雪崩二极管会产生非常大的雪崩电流，这一束电流对单光子雪崩二极管的阳极寄生电容充电使得阳极电压上升到某一个电压值，从而导致单光子雪崩二极管本身产生的雪崩电流逐渐减小。进一步地，所述模拟计数电路为产生的脉冲数进行计数并产生相对应的电压值，主要由两个电容之间的电荷共享来实现，具体实施中不断地对其中一个电容置位，然后重复打开关闭开关，使得另一个电容上的容值按照所设定的值改变，具体如下面的公式所示：其中，Cp是晶体管M2和M3之间的寄生电容，Ccap是晶体管M4的电容，Vcount是M4上的电压值大小，Vbias是M2外接的偏置电压。进一步地，所述读出电路由一个源极跟随器构成，主要用于隔离Vcount和后端电路，并且能够读出模拟计数电路上的电压并传给后续电路进行处理。进一步地，像素电路设计采用5个NMOS晶体管和1个单光子雪崩二极管。本专利技术的单光子CMOS图像传感器像素电路，只使用5个NMOS晶体管和1个SPAD，结构精简，适用于高分辨率的单光子CMOS图像传感器。[附图说明]图1是本专利技术实施的荧光寿命检测原理图。图2是本专利技术实施所需的实验平台。图3是本专利技术实施的单光子CMOS传感器系统架构图。图4是本专利技术实施的单光子CMOS图像传感器像素电路图。图5是本专利技术实施例电路工作的时序图。[具体实施方式]为了使本专利技术实现的技术手段清晰明了，下面进一步阐述本专利技术。结合附图4和附图5所示，低像素尺寸的单光子CMOS图像传感器像素电路,包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路,淬火电路含有一个单光子雪崩二极管和淬火晶体管，所述淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。在淬火电路里面，单光子雪崩二极管工作在盖革(Geiger)区，也就是单光子雪崩二极管两端电压高于单光子雪崩二极管本身的击穿电压，因此在单光子雪崩二极管内部形成非常高的电场强度，内部有自由电子或者由吸收光子产生的电子空穴对，单光子雪崩二极管会产生非常大的雪崩电流，这一束电流对单光子雪崩二极管的阳极寄生电容充电使得阳极电压上升到某一个电压值，从而导致单光子雪崩二极管本身产生的雪崩电流逐渐减小。模拟计数电路为产生的脉冲数进行计数并产生相对应的电压值，主要由两个电容之间的电荷共享来实现，具体实施中不断地对其中一个电容置位，然后重复打开关闭开关，使得另一个电容上的容值按照所设定的值改变。读出电路由一个源极跟随器构成，主要用于隔离Vcount和后端电路，并且能够读出模拟计数电路上的电压并传给后续电路进行处理。以上所述的单光子CMOS图像传感器像素电路的工作过程如下:首先将Vq设置为0，使得NMOSM1晶体管上的电流几乎为0，在一次感光之后Vp锁存在高电位，从而使得NMOSM2晶体管处于导通状态，此时将Vc设置为高电平，使得NMOSM3晶体管导通，然后将Vbias设置为高电平3.3V，对Vcount进行重置，之后，设置Vq为600mV，使得NMOSM1晶体管工作在亚阈值区，等同于一个放电电流源，将Vp置位为0，从而关闭NMOSM2晶体管，此时，仍然保持Vc为高电平，NMOSM3晶体管处于导通本文档来自技高网...

【技术保护点】
一种低像素尺寸的单光子CMOS图像传感器像素电路，其特征在于：包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。

【技术特征摘要】
1.一种低像素尺寸的单光子CMOS图像传感器像素电路，其特征在于：包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。2.根据权利要求1所述的单光子CMOS图像传感器像素电路，其特征在于：所述淬火电路含有一个单光子雪崩二极管和淬火晶体管，所述淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。3.根据权利要求2所述的单光子CMOS图像传感器像素电路，其特征在于：在淬火电路里面，单光子雪崩二极管工作在盖革(Geiger)区，也就是单光子雪崩二极管两端电压高于单光子雪崩二极管本身的击穿电压，因此在单光子雪崩二极管内部形成非常高的电场强度，内部有自由电子或者由吸收光子产生的电子空穴对，单光子雪崩二极管会产生非常大的雪崩电流，这一束电流对单光子雪崩二极管的阳极寄生电容充电使得阳极电压上升到某一个电压值，从而导致单光子雪崩二极管本身产生的雪崩电流逐渐减小。4.根据权利要求1所述的单光子...

【专利技术属性】
技术研发人员：赵晓锦，罗文基，卢欣，王丽娟，
申请(专利权)人：深圳大学，
类型：发明
国别省市：广东,44