带隙参考电压产生电路制造技术

本发明专利技术提供一种带隙参考电压产生电路。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该输出电压产生电路产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

【技术实现步骤摘要】
带隙参考电压产生电路
本专利技术系有关于参考电压，特别是有关于参考电压产生电路。
技术介绍
参考电压产生器提供电路一参考电压(reference voltage)的位准。大多数的模拟电路皆需要参考电压才能准确·的运作。例如，模拟至数字转换器与数字至模拟转换器的最低有效位(least significant bit,LSB)的电压、稳压器(regulator)的输出电压，皆需依据参考电压以决定。因此，参考电压产生器必须提供精确而稳定的参考电压，才能维持电路的效能。然而，大多数的模拟电路组件的电性质容易随着温度变化而改变。为了避免电路的效能随温度变化而变动，即使电路的温度变化，参考电压产生器仍必须提供稳定的参考电压。图1A为一带隙(bandgap)参考电压产生电路100的电路图。带隙参考电压产生电路100产生一参考电压Vref，该参考电压VMf具有零温度系数的优点。亦即，参考电压Vref不随温度上升而改变其大小。带隙参考电压产生电路100包括PMOS晶体管101、102、103，二极管式连接的(diode connected)BJT 晶体管 130,131,...、13N，电阻 121、122、123、124，以及运算放大器150。带隙参考电压产生电路100的运作解释如下。运算放大器150的输出电压耦接至PMOS晶体管101、102、103的栅极，且PMOS晶体管101、102、103的源极均耦接至电压源Vcc。由于PMOS晶体管101、102、103的栅极至源极压降相等，因此通过PMOS晶体管101、102、103的电流1:、I2> I3的大小是相同的，即Ii = I2 =込。因此，参考电压Vmf可以藉下式表示:Vref = I3XR124 = I2XR124 = (I2a+I2b) XR124= [(AV/R122) +V162/R123] XR124(I)其中R124为电阻124的阻值，R122为电阻122的阻值，R123为电阻123的阻值，AV为跨过电阻122的压降，而V162为节点162的电压。由于运算放大器150的正负输入端分别耦接至节点162及节点161，因此节点162与节点161的电压相等。因此，参考电压VMf可以藉下式表示:Vref = [(AV/R122) +V161/R123] XR124⑵其中V161为节点161的电压。节点161的电压V161为跨过BJT晶体管130的压降，因此压降V161会随温度升高而降低(负温度系数)。AV为跨过电阻122的压降，由于电阻122末端与地电位之间耦接了多个BJT晶体管131、…、13N，因此压降A V会随温度升高而降升高(正温度系数)。由于参考电压VMf为负温度系数的压降V161与正温度系数的压降A V的组合，因此参考电压Vref不随温度升降而变化(零温度系数)。虽然带隙参考电压产生电路100可提供零温度系数的参考电压，但带隙参考电压产生电路100仍然具有很大的缺点。当带隙参考电压产生电路100刚开始上电时，节点161的电位非常低而接近于地电位。然而，BJT晶体管130必须节点161的电位高于0.7V才会导通。当节点161的电位尚未高于0.7V时，BJT晶体管130不导通，因此通过PMOS晶体管101的电流I1将通过电阻121流至地电位而不流经BJT晶体管130，形成稳态电路。由于BJT晶体管130不导通，节点161的电压V161将不具负温度系数，使依据公式(2)形成的参考电压Vref无法达成零温度系数，因此带隙参考电压产生电路100无法正常运作。图1B为带隙参考电压产生电路的一启动电路170的电路图。于一实施例中，启动电路170包括PMOS晶体管171、172、173以及NMOS晶体管174。由于图1A的带隙参考电压产生电路100会有BJT晶体管130不导通的状况，现有技艺人士通常通过一启动电路170将BJT晶体管130的电压拉高，强迫使的导通。但即使加了启动电路170，仍不能保证BJT晶体管130在所有状态下都一定能导通，故亦很难能保证传统的带隙参考电压产生电路100能正常动作。为了避免此运作错误的缺点，需要一种新型态的带隙参考电压产生电路。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种带隙参考电压产生电路(bandgapreference voltage generator),以解决现有技术存在的问题。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该输出电压产生电路产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。本专利技术提供一种带隙参考电压产生电路(bandgap reference voltagegenerator)。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、一钳位电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该钳位电路将该第一电流产生电路的一第一节点以及该第二电流产生电路的一第二节点以及一第三节点钳位至相同电压，并产生一第一电压以及一第二电压。该输出电压产生电路依据该第一电流以及该第二电流产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压为了让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示 ，作详细说明如下:附图说明图1A为一带隙参考电压产生电路的电路图；图1B为带隙参考电压产生电路的一启动电路的电路图；以及图2为依据本专利技术的带隙参考电压产生电路的电路图。主要组件符号说明(图1A、图 1B)100 带隙参考电压产生电路；101、102、103 PMOS 晶体管；121、122、123、124 电阻;130、131、132、…、13N BJT 晶体管；150 运算放大器；170 启动电路；171、172、173 PMOS 晶体管；174 NMOS 晶体管；(图2)200 带隙参考电压产生电路；201 第一电流产生电路；202 第二电流产生电路；203 钳位电路；204 输出电压产生电路；211、212、213、214、215 PMOS 晶体管；221、222、223 电阻；230、231、232、…、23N BJT 晶体管；261、262、263、264、265 节点； 270、280 运算放大器。具体实施方式图2为依据本专利技术的带隙参考电压产生电路(bandgap reference voltagegenerator) 200的电路图。带隙参考电压产生电路200耦接于电压源Vcc与地电位之间。于一实施例中，带隙参考电压产生电路200包括第一电流产生电路201、第二电流产生电路202、钳位电路203、以及输出电压产生电路204。第一电流产生电路201产生具有正温度系数的电流I1，亦即电流I1的大小会随温度的上升而增加。第二电流产生电路202产生具有本文档来自技高网...

【技术保护点】
一种带隙参考电压产生电路(bandgap?reference?voltage?generator)，包括：一第一电流产生电路，产生一具有正温度系数的一第一电流；一第二电流产生电路，产生一具有负温度系数的一第二电流；以及一输出电压产生电路，产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

【技术特征摘要】
1.一种带隙参考电压产生电路(bandgap reference voltage generator),包括: 一第一电流产生电路，产生一具有正温度系数的一第一电流； 一第二电流产生电路，产生一具有负温度系数的一第二电流；以及一输出电压产生电路，产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。2.根据权利要求1所述的带隙参考电压产生电路，其特征在于，更包括: 一钳位电路，将该第一电流产生电路的一第一节点以及该第二电流产生电路的一第二节点以及一第三节点钳位至相同电压，产生一第一电压供给至该第一电流产生电路、该第二电流产生电路、以及该输出电压产生电路，以及产生一第二电压供给至该第二电流产生电路以及该输出电压产生电路。3.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该钳位电路包括: 一第一运算放大器，具有一正输入端耦接至该第一节点，具有一负输入端耦接至该第二节点，以及具有一输出端产生该第一电压；以及 一第二运算放大器，具有一正输入端耦接至该第三节点，具有一负输入端耦接至该第二节点，以及具有一输出端产生该第二电压。4.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该第一电流产生电路包括: 一第一 PMOS晶体管，耦接于一电压源与该第一节点之间，具有一栅极耦接至该第一电压； 一第一电阻，耦接于该第一节点与一第四节点之间；以及 多个第一 BJT晶体管，耦接于该第四节点与一地电位之间，其基极耦接至其集极； 其中该第一电流通过该第一 PMOS晶体管的源极与汲极之间。5.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该第二电流产生电路包括: 一第二 PMOS晶体管，耦接于一电压源与该第二节点之间，具有一栅极耦接至该第一电压； 一第二 BJT晶体管，耦接于该第二节点与一地电位之间，其基极耦接至其集极； 一第三PMOS晶体管，耦接于该电压源与该第三节点之间，具有一栅极耦接至该第二电压；以及 一第二电阻，耦接于该第三节点与该地电位之间； 其中该第二电流通过该第三PMOS晶体管的源极与汲极之间。6.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该输出电压产生电路包括: 一第四PMOS晶体管，耦接于一电压源与一第五节点之间，具有一栅极耦接至该第一电压； 一第五PMOS晶体管，耦接于该电压源与该第五节点之间，具有一栅极耦接至该第二电压；以及 一第三电阻，耦接于该第五节点与一地电位之间；其中该第三电流通过该第四PMOS晶体管的源极与汲极之间，该第四电流通过该第五PMOS晶体管的源极与汲极之间，该汇合电流流通过该第三电阻，而该参考电压为跨过该第三电阻的电压。7.根据权利要求...

【专利技术属性】
技术研发人员：张蕙如，洪硕钧，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：