用于CMOS图像传感器的循环模数转换器及转换方法技术

本发明专利技术涉及微电子学的集成电路设计领域。为降低CMOS图像传感器芯片功耗和面积的开销，本发明专利技术采取的技术方案是，用于CMOS图像传感器的循环模数转换器，由联动开关1-6、电容C1、电容C2、DAC、1.5bADC、运放构成，还包括两组可编程采样电容Cs1和Cs2，联动开关8-11；第一组可编程电容Cs1和Cs2的正端分别通过联动开关4、5连接到Vrst，第一组可编程电容Cs1和Cs2的负端分别通过联动开关4、5连接到Vcom，第一组可编程电容Cs1和Cs2的负端连接到运放反相输入端；第二组可编程电容Cs1和Cs2的正端连接到Vsig。本发明专利技术主要应用于CMOS图像传感器设计。

【技术实现步骤摘要】

本专利技术涉及微电子学的集成电路设计领域，尤其涉及一种用于CMOS图像传感器的循环模数转换器及转换方法。
技术介绍
过去的几十年中电荷I禹合器件(Charge Coupled Device, CO))图像传感器一直主宰着图像传感器市场。但CCD图像传感器存在驱动电路和信号处理电路很难与像素阵列单片集成，需要高电压工作，成品率低成本高等缺点。CMOS图像传感器其实并不是最近时代的产物，它与CCD图像传感器的研究几乎是同时起步，但由于受当时工艺水平的限制CMOS图像传感器图像质量差、分辨率低、噪声高和光照灵敏度不够，因而没有得到重视和发展。随着标准CMOS大规模集成电路技术的不断发展，过去CMOS图像传感器制造工艺中的技术难关都找到了相应解决的途径，从而大大促进了 CMOS图像传感器发展。CMOS图像传感器本身具有CCD器件所无法比拟的优点，例如像索阵列与处理电路单片集成，低电压、系统复杂度低和低成本。因此CMOS图像传感器正在逐步成为传统的CCD图像传感器的替代品，CMOS图像传感器的未来发展方向是大动态范围、高分辨率、高灵敏度、微型化和多功能化，这就给CMOS图像传感器系统的设计提出了更高的要求，特别是随着工艺水平的不断提高，尺寸的不断缩小，模拟电路设计所面临的挑战就越来越大。模数转换器(Analog toDigitalConvertonADC)是模拟世界和数字世界的接口，是模拟电路设计中重要的部分，因此找到适合于CMOS图像传感器系统的模数转换器显得尤为重要。在现有技术中，CMOS图像传感器可采用列并行ADC进行数据转换，而Cyclic ADC是一种常见的列并行ADC，其可以实现较高的数据吞吐率和较高的转换精度。但是现有技术中CyclicADC不可以对前端模拟信号进行预放大调节，在CMOS图像传感器中一般在Cyclic ADC前面会增加数字可编程放大器(Digital Programmable Gain Amplifier, DPGA)对 CyclicADC 的输入模拟信号进行预放大调整，但这势必会增加芯片功耗和面积的开销。
技术实现思路
本专利技术旨在克服现有技术的不足，降低芯片功耗和面积的开销，为达到上述目的，本专利技术采取的技术方案是，用于CMOS图像传感器的循环模数转换器，由联动开关1-6、电容Cl、电容C2、DAC、1. 5bADC、运放构成，还包括两组可编程采样电容Csl和Cs2，联动开关8-11 ;第一组可编程电容Csl和Cs2的正端分别通过联动开关4、5连接到Vrst，第一组可编程电容Csl和Cs2的负端分别通过联动开关4、5连接到Vcom，第一组可编程电容Csl和Cs2的负端分别通过联动开关8、9连接到运放反相输入端；第二组可编程电容Csl和Cs2的正端分别通过联动开关6、7连接到Vsig，第二组可编程电容Csl和Cs2的负端分别通过联动开关6、7连接到Vcom，第二组可编程电容Csl和Cs2的负端分别通过联动开关8、9连接到运放同相输入端；电容C3通过开关11连接到运放反相输入端，电容C3通过开关10连接到Vcom,电容C3通过开关10连接到vrefn,电容C3通过开关11连接到运放同相输出端；另一个电容C3通过开关11连接到运放同相输入端，另一个电容C3通过开关10连接到Vcom,另一个电容C3通过开关10连接到vrefp，另一个电容C3通过开关11连接到运放反相输出端，其中，Vcom是ADC的共模电压,Vrst是前端像素输出的复位信号，Vsig是前端像素输出的曝光信号，vrefp和vrefn分别为ADC的正负参考电压。用于CMOS图像传感器的循环模数转换方法，借助于前述转换器实现，包括如下步骤通过控制联动开关1-11，实现两组可编程采样电容Csl和Cs2各三种状态，依次为Csl电容采样状态1:两组可编程采样电容中的Cs2分别接运放同相、反相输入端，电容C3、另一个电容C3分别为同相、反相反馈电容，运放通过电容Cl输出，两组可编程采样电容中的Csl接在Vcom、Vrst之间；状态2 :状态I中的Cs2换为Cl，状态I中的Cl换为C2，vrefp、vrefn分别连接到运放同相、反相输入端；状态3 :状态2中的电容Cl、C2调换位置；Cs2电容采样状态1:电容采样状态I中的Csl、Cs2调换位置；状态2、状态3与Csl电容采样状态2、3相同。本专利技术的技术特点及效果在现有技术提供的Cyclic ADC的基础上将采样电容改变为两组可编程采样电容同时增加6组开关，对控制 时序进行调整，从而实现DPGA与Cyclic ADC的结合，可以按照流水线式实现CDS、DPGA的信号放大处理和CyclicADC模数转换，提高了数据吞吐率，同时降低了芯片面积。附图说明图1现有技术提供的Cyclic ADC电路结构。图2本专利技术描述的CyclicADC电路结构图。图3本专利技术描述的CyclicADC控制时序图。图4本专利技术描述的CyclicADC不同状态等效电路图。图5本专利技术描述的CyclicADC工作流程图。图6本专利技术描述的CyclicADC中可编程采样电容的一种实现方法。具体实施例方式本专利技术在Cyclic ADC中集成DPGA的增益调节功能,通过Cyclic ADC即可流水式完成像素输出信号的相关双采样(Correlated Double Sample,⑶S)、增益调节和模数转换操作，降低芯片功耗和面积的开销。现有技术提供的Cyclic ADC的结构不意图如附图1所不，图中标号相同的开关为联动开关，其主要由MDAC、寄存器和RSD数字校正电路构成，其中MDAC电路是Cyclic ADC中最关键的电路模块，其完成对模拟输入信号的采样和量化过程。本专利技术提出的CyclicADC的MDAC电路结构如附图2所示，其在现有技术提供的Cyclic ADC的基础上，将采样电容Cs改变为两组可编程采样电容Csl和Cs2，将开关5改为联动开关分别接在上半支采样电容Cs2的左右极板，将开关4改为联动开关分别接在上半支采样电容Csl的左右极板，将开关6改为联动开关分别接在下半支采样电容Csl的左右极板，增加联动开关7分别接在下半支采样电容Cs2的左右极板，同时增加联动开关8、开关9、开关10和开关11。本专利技术描述的Cyclic ADC的控制时序如附图3所示，在该时序的控制下该ADC信号采样与信号量化可流水操作。本专利技术描述的Cyclic ADC的分状态等效电路图如附图4所示，采样电容Csl和Cs2交替采样信号，当Csl采样前端像素输出的像素复位信号Vrst和曝光信号Vsig时，该Cyclic ADC在状态I时对Cs2中采集的像素信号Vrst-Vsig进行预放大处理，然后经过状态2和状态3的不断循环直到达到需要的转换精度后完成模数转换，Csl结束对像素输出信号采样时，Cyclic ADC也完成了对Cs2中像素输出信号放大和模数转换的操作；然后Cs2采样下一组像素输出信号，此时Cyclic ADC对Csl刚采集的像素输出信号进行放大和模数转换操作，以此类推，其中两个电容Cl的连接是通过DAC实现。其流水工作流程如附图5所示，可见本专利技术描述的Cyclic ADC可以流水线式实现对像素输出信号采集和放大、模数转换操作。因为该Cyclic 本文档来自技高网...

【技术保护点】
一种用于CMOS图像传感器的循环模数转换器，其特征是，由联动开关1?6、电容C1、电容C2、DAC、1.5bADC、运放构成，还包括两组可编程采样电容Cs1和Cs2，联动开关8?11；第一组可编程电容Cs1和Cs2的正端分别通过联动开关4、5连接到Vrst，第一组可编程电容Cs1和Cs2的负端分别通过联动开关4、5连接到Vcom，第一组可编程电容Cs1和Cs2的负端分别通过联动开关8、9连接到运放反相输入端；第二组可编程电容Cs1和Cs2的正端分别通过联动开关6、7连接到Vsig，第二组可编程电容Cs1和Cs2的负端分别通过联动开关6、7连接到Vcom，第二组可编程电容Cs1和Cs2的负端分别通过联动开关8、9连接到运放同相输入端；电容C3通过开关11连接到运放反相输入端，电容C3通过开关10连接到Vcom，电容C3通过开关10连接到vrefn，电容C3通过开关11连接到运放同相输出端；另一个电容C3通过开关11连接到运放同相输入端，另一个电容C3通过开关10连接到Vcom，另一个电容C3通过开关10连接到vrefp，另一个电容C3通过开关11连接到运放反相输出端，其中，Vcom是ADC的共模电压，Vrst是前端像素输出的复位信号，Vsig是前端像素输出的曝光信号，vrefp和vrefn分别为ADC的正负参考电压。...

【技术特征摘要】
1.一种用于CMOS图像传感器的循环模数转换器，其特征是，由联动开关1-6、电容Cl、电容C2、DAC、1. 5bADC、运放构成，还包括两组可编程采样电容Csl和Cs2，联动开关8_11 ；第一组可编程电容Csl和Cs2的正端分别通过联动开关4、5连接到Vrst，第一组可编程电容Csl和Cs2的负端分别通过联动开关4、5连接到Vcom，第一组可编程电容Csl和Cs2的负端分别通过联动开关8、9连接到运放反相输入端；第二组可编程电容Csl和Cs2的正端分别通过联动开关6、7连接到Vsig，第二组可编程电容Csl和Cs2的负端分别通过联动开关6、7连接到Vcom，第二组可编程电容Csl和Cs2的负端分别通过联动开关8、9连接到运放同相输入端；电容C3通过开关11连接到运放反相输入端，电容C3通过开关10连接到Vcom,电容C3通过开关10连接到vrefn,电容C3通过开关11连接到运放同相输出端；另一个电容C3通过开关11连接到运放同相输入端，另一个电容C3通过开关10连接到Vcom，另一个电容C3通过...

【专利技术属性】
技术研发人员：姚素英，聂凯明，徐江涛，史再峰，高静，
申请(专利权)人：天津大学，
类型：发明
国别省市：