电阻变化型非易失性存储装置及其驱动方法制造方法及图纸

提供一种能够稳定动作的可靠性高的电阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的驱动方法。电阻变化型非易失性存储装置（200）具备存储单元阵列（202）、存储单元选择电路（203、204）、写入电路（205）和读取电路（206），读取电路（206），若在所选择的存储单元中流过规定值以上的电流，则判定为所选择的存储单元是具有短路故障的故障存储单元，写入电路（205），对在与故障存储单元相同的位线上及字线上的至少某个上配置的故障存储单元以外的其它存储单元施加第2高电阻化脉冲，以使得将其它存储单元的电阻变化元件设置为表示出第1高电阻状态的电阻值以上的电阻值的第2高电阻状态。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别涉及具有由通过电 压脉冲的施加而在低电阻状态和电阻值比该低电阻状态高的高电阻状态之间可逆地转变 的电阻变化元件、和以二极管元件为代表的电流控制元件构成的存储单元的电阻变化型非 易失性存储装置及其驱动方法。
技术介绍
近年来，伴随着半导体微细加工技术的进步，存储装置(存储器)的高密度化、大容 量化显著推进。在非易失性存储装置的领域，FLASH存储器、EEPROM的技术性进步(例如微 细化)令人瞩目，成本也不断降低，但是FLASH存储器的微细化也在逼近极限。在这种状况 下，从进一步实现单元面积的缩小和成本降低的观点出发，新型的非易失性存储装置受到关注。作为新型的非易失性存储装置，具有使用电阻变化元件构成的存储单元的非易失 性存储装置的研究开发正在进展中。所谓电阻变化元件，是指具有电阻值按照电信号而可 逆地变化的性质、并且能够将与该电阻值对应的数据非易失地存储的元件。作为使用电阻变化元件的非易失性存储装置，通常公知有将所谓的ITlR型的存 储单元按矩阵状阵列配置的非易失性存储装置，该ITlR型的存储单元中，在正交地配置的 位线与字线的交点附近的位置上，将MOS晶体管与电阻变化元件串联连接。并且，还通常公 知有将所谓的IDlR型的存储单元按矩阵状阵列配置的交叉点结构的非易失性存储装置， 该IDlR型的存储单元中，替代晶体管而使用作为电流控制元件的二极管(例如参照专利文 献 1、2)。在专利文献I中示出了将具有双向型的电阻变化特性的可变电阻元件用作存储 单元的IDlR型的非易失性存储装置。并且，在专利文献2中示出了将单向的可变电阻元件 用作存储单元的IDlR型存储单元。现有技术文献专利文献专利文献1:日本特开2006 — 203098号公报(图2)专利文献2 :日本特开2009 — 199695号公报(图6)专利技术概要专利技术要解决的课题在使存储单元阵列大容量化时，具有存储单元故障的发生增加的倾向。例如，在现 有的IDlR型交叉点阵列结构中，若在用作电流控制元件的二极管元件中发生漏电流异常， 则在选择了发生该漏电流异常的故障存储单元的情况下，无法进行正常的读取。并且，在使 用了双向型的电流控制元件(例如MSM 二极管、MIM 二极管等)的双向型的存储单元阵列中， 由于在存储单元的任意方向上施加电压都流过电流，因此无法检测出发生漏电流异常的故障存储单元(参照专利文献2)。并且，在双向型的电流控制元件中，由于即使使故障位线处 于浮置状态也流过漏电流，因此无法防止漏电流异常，具有无法进行稳定的动作这样的课 题
技术实现思路
为了解决上述课题，本专利技术的目的在于，提供一种能够稳定动作的可靠性高的电 阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的驱动方法。解决课题的手段本专利技术一方式的电阻变化型非易失性存储装置，具备存储单元阵列，具有由电阻 变化元件和电流控制元件构成的多个存储单元，在多个字线与多个位线之间的各个立体交 叉点上，配置上述多个存储单元的I个，上述电阻变化元件的电阻值根据所施加的电压脉 冲而可逆地转变，上述电流控制元件与上述电阻变化元件串联连接，且当施加电压超过规 定的阈值电压时流过被视为导通状态的电流；存储单元选择电路，从上述多个字线中选择 至少I个，并从上述多个位线中选择至少I个，由此从上述存储单元阵列中选择至少I个以 上的上述存储单元；写入电路，通过向所选出的上述存储单元施加电压脉冲，改写所选出的 上述存储单元的上述电阻变化元件的电阻值；以及读取电路，以向所选出的上述存储单元 的上述电流控制元件施加比上述阈值电压高的第I电压或上述阈值电压以下的第2电压的 方式，向所选出的上述存储单元施加电压，从而读取所选出的上述存储单元的状态；上述写 入电路，将第I低电阻化脉冲或第I高电阻化脉冲作为上述电压脉冲向所选出的上述存储 单元施加，从而将上述多个存储单元中的所选出的存储单元的上述电阻变化元件分别设置 为第I低电阻状态或第I高电阻状态；上述读取电路，向所选出的上述存储单元施加上述 第I电压而读取所选出的上述存储单元的上述电阻变化元件的电阻状态；上述读取电路， 在读取所选出的上述存储单元的上述电阻变化元件的电阻状态时，若在所选出的上述存储 单元中流过规定值以上的电流，则判定为所选出的上述存储单元为具有短路故障的故障存 储单元；上述写入电路，对在与上述故障存储单元相同的位线上以及与上述故障存储单元 相同的字线上的至少某个上配置的上述故障存储单元以外的其它存储单元施加第2高电 阻化脉冲，以使得将上述其它存储单元的电阻变化元件设置为第3高电阻状态，该第3高电 阻状态表示出上述第I高电阻状态的电阻值以上的电阻值。专利技术效果根据本专利技术，能够提供一种能够稳定动作的可靠性高的电阻变化型非易失性存储 装置以及电阻变化型非易失性存储装置的驱动方法。附图说明图1为表示本专利技术实施方式的存储单元的基本结构的示意图。图2为本专利技术实施方式的存储单元的等价电路图。图3A为表示存储单元的电压电流特性的图。图3B为表示电阻变化元件的电阻电压特性的图。图4为表示正常的存储单元和故障的存储单元的电压电流特性的图。图5为电阻变化型非易失性存储装置的结构图。图6A为表不地址变换表的一例的图。图6B为表示读取电路的结构的一例的电路图。图7为用于说明读取模式时的电流通路的电路图。图8为图7的电路图的等价电路图。图9为用于说明读取模式时的电流通路的电路图。图10为图9的电路图的等价电路图。图11为用于说明单元特性判定模式时的电流通路的电路图。图12为图11的电路图的等价电路图。图13为不同模式的真值表。图14为单元特性判定模式时的判定流程的一例。图15为单元特性判定模式时的判定流程的一例。图16为救济模式时的判定流程的一例。图17为表示写入电路的结构的一例的电路图。图18为表示向选择位线施加的电压和流过的电流的电压电流特性的一例的图。图19为表示写入电路的结构的一例的电路图。图20为救济模式时的判定流程的一例。图21为表示向选择位线施加的电压和流过的电流的电压电流特性的一例的图。图22A为电阻变化型非易失性存储装置的结构图。图22B为表示主存储单元阵列及冗余存储单元阵列的配置的一例的图。图22C为表示主存储单元阵列及冗余存储单元阵列的配置的一例的图。图22D为表示主存储单元阵列及冗余存储单元阵列的配置的一例的图。图23A为表示位线控制电压发生电路的结构的一例的电路图。图23B为表示位线控制电压发生电路的结构的一例的电路图。图23C为表示位线控制电压发生电路的结构的一例的电路图。图24为表示读取电路的结构的一例的电路图。图25为表示读取电路的结构的一例的电路图。图26为单元特性判定模式时的检查流程的一例。图27为表示读取电路的结构的一例的电路图。图28为表示读取电路的结构的一例的电路图。图29为现有的非易失性存储单元的结构图。图30为现有的非易失性存储单元阵列的结构图。图31为使用了现有的单向二极管的存储单元的模型。具体实施方式(本专利技术的基础知识)以下，在对本专利技术进行详细说明之前，对本专利技术的基础知识进行说明。作为使用了电阻变化元件的非易失性存储装置，如上所述，通常公知有将称为 ITlR型的存储单元或称为IDlR型的存储单元按矩阵状阵列配置本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.04.25 JP 2011-0975981.一种电阻变化型非易失性存储装置，具备 存储单元阵列，具有由电阻变化元件和电流控制元件构成的多个存储单元，在多个字线与多个位线之间的各个立体交叉点上，配置上述多个存储单元的I个，上述电阻变化元件的电阻值根据所施加的电压脉冲而可逆地转变，上述电流控制元件与上述电阻变化元件串联连接，且当施加电压超过规定的阈值电压时流过被视为导通状态的电流； 存储单元选择电路，从上述多个字线中选择至少I个，并从上述多个位线中选择至少I个，由此从上述存储单元阵列中选择至少I个以上的上述存储单元； 写入电路，通过向所选出的上述存储单元施加电压脉冲，改写所选出的上述存储单元的上述电阻变化元件的电阻值；以及 读取电路，以向所选出的上述存储单元的上述电流控制元件施加比上述阈值电压高的第I电压或上述阈值电压以下的第2电压的方式，向所选出的上述存储单元施加电压，从而读取所选出的上述存储单元的状态， 上述写入电路，将第I低电阻化脉冲或第I高电阻化脉冲作为上述电压脉冲向所选出的上述存储单元施加，从而将上述多个存储单元中的所选出的存储单元的上述电阻变化元件分别设置为第I低电阻状态或第I高电阻状态， 上述读取电路，向所选出的上述存储单元施加上述第I电压而读取所选出的上述存储单元的上述电阻变化元件的电阻状态， 上述读取电路，在读取所选出的上述存储单元的上述电阻变化元件的电阻状态时，若在所选出的上述存储单元中流过规定值以上的电流，则判定为所选出的上述存储单元为具有短路故障的故障存储单元， 上述写入电路，对在与上述故障存储单元相同的位线上以及与上述故障存储单元相同的字线上的至少某个上配置的上述故障存储单元以外的其它存储单元施加第2高电阻化脉冲，以使得将上述其它存储单元的电阻变化元件设置为第2高电阻状态，该第2高电阻状态表示出上述第I高电阻状态的电阻值以上的电阻值。2.如权利要求1所述的电阻变化型非易失性存储装置， 上述写入电路向上述故障存储单元的上述电阻变化元件施加第3高电阻化脉冲，以使得将上述故障存储单元的上述电阻变化元件设置为第3高电阻状态，该第3高电阻状态表示出上述第I低电阻状态的电阻值以上的电阻值，上述第3高电阻化脉冲具有上述电阻变化元件开始高电阻化的脉冲电压的绝对值以上的电压的绝对值。3.如权利要求1或2所述的电阻变化型非易失性存储装置， 上述读取电路，向所选出的上述存储单元施加上述第2电压，在流过上述规定值以上的电流时，判定为所选出的上述存储单元为具有短路故障的故障存储单元。4.如权利要求2所述的电阻变化型非易失性存储装置， 在通过上述写入电路对上述故障存储单元施加上述第3高电阻化脉冲之后，上述读取电路再次检测是否在上述故障存储单元中流过规定值以上的电流，当在所选出的上述存储单元中流过上述规定值以上的电流时，判定为上述故障存储单元的上述电阻变化元件没有达到上述第3高电阻状态的电阻值以上。5.如权利要求4所述的电阻变化型非易失性存储装置， 若上述故障存储单元的上述电阻变化元件成为比上述第3高电阻状态的电阻值低的电阻值，则上述写入电路反复施加上述第3高电阻化脉冲，直到上述故障存储单元的上述电阻变化元件达到上述第3高电阻状态的电阻值以上或者已施加了规定次数的上述第3高电阻化脉冲。6.权利要求4所述的电阻变化型非易失性存储装置， 若上述故障存储单元的上述电阻变化元件成为比上述第3高电阻状态的电阻值低的电阻值，则上述写入电路在第2次以后反复施加与上述第3高电阻化脉冲条件不同的第4高电阻化脉冲，直到上述故障存储单元的上述电阻变化元件达到上述第3高电阻状态的电阻值以上或者已施加了规定次数的上述第4高电阻化脉冲。7.如权利要求6所述的电阻变化型非易失性存储装置， 上述第4高电阻化脉冲的电压值是绝对值比上述第3高电阻化脉冲的电压值大的电压。8.如权利要求6所述的电阻变化型非易失性存储装置， 上述第4高电阻化脉冲的电流值比上述第3高电阻化脉冲的电流值大。9.如权利要求6所述的电阻变化型非易失性存储装置， 上述第4高电阻化脉冲的脉冲宽度比上述第3高电阻化脉冲的脉冲宽度大。10.如权利要求2所述的电阻变化型非易失性存储装置， 上述写入电路，在上述故障存储单元的上述电阻变化元件的电阻值比上述第3高电阻状态的电阻值低时，向在与上述故障存储单元相同的位线上以及与上述故障存储单元相同的字线上的至少某个上配置的上述故障存储单元以外的其它存储单元的电阻变化元件施加上述第2高电阻化脉冲，以使得成为电阻值比上述第I高电阻状态高的上述第2高电阻状态。11.如权利要求1 10中的任I项所述的电阻变化型非易失性存储装置， 上述电阻变化元件的上述第3高电阻状态的电阻值在上述第I高电阻状态的电阻值以上。12.如权利要求1 11中的任I项所述的电阻变化型非易失性存储装置， 上述电阻变化元件的上述第3高电阻状态的电阻值在上述第I高电阻状态的电阻值的10倍以上。13.如权利要求1 12中的任I项所述的电阻变化型非易失性存储装置， 上述故障存储单元的电阻变化元件的上述第2高电阻状态的电阻值在上述第I高电阻状态的电阻值的10倍以上。14.如权利要求1 13中的任I项所述的电阻变化型非易失性存储装置， 上述存储单元阵列具备 主存储单元阵列，具有多个主存储用的上述存储单元；...

【专利技术属性】
技术研发人员：友谷裕司，岛川一彦，池田雄一郎，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：