双极晶体管制造方法、双极晶体管和集成电路技术

公开了一种制造双极晶体管的方法，包括：提供衬底(10)，所述衬底包括通过有源区(11)与第二隔离区分离的第一隔离区(12)，所述有源区包括集电极杂质；在所述衬底上方形成叠层，所述叠层包括基极层(14，14’)、所述基极层上方的硅覆盖层(15)以及所述硅覆盖层上方的硅-锗(SiGe)基极接触层(40)；刻蚀所述SiGe基极接触层，以便在所述集电极杂质上方形成发射极窗口(50)，其中所述硅发射极覆盖层用作刻蚀停止层；在所述发射极窗口中形成侧壁间隔(22)；以及用发射极材料(24)填充所述发射极窗口。还公开了一种根据这种方法制造的双极晶体管以及一种包括一个或者多个这种双极晶体管的IC。

【技术实现步骤摘要】

本专利技术涉及一种制造双极晶体管的方法，包括提供衬底，所述衬底包括通过有源区与第二隔离区隔开的第一隔离区，所述有源区包括集电极杂质；以及形成在所述衬底上方的叠层，所述叠层包括基极层、在所述基极层上方的硅覆盖层。本专利技术还涉及一种按照这种方法制造的双极晶体管。本专利技术还涉及一种集成电路(IC)，所述集成电路包括一个或者多个这种双极晶体管。
技术介绍
如今，许多电子设备包括在射频下工作的功能，诸如移动通信设备。以低成本方式实现这种功能并非是价值不高的。总所周知的是双极晶体管特别适合用于处理在射频(RF) 域中的信号。然而，基于硅双极晶体管技术的集成电路(IC)的制造比例如互补金属氧化物半导体(CMOS) IC更复杂，并且在CMOS技术中更容易实现所述器件形体尺寸的缩小。CMOS 器件能够实现良好的RF性能，但是要达到等效于双极器件的性能，所述CMOS的尺寸以及因此的技术节点比双极器件的尺寸以及因此的技术节点要低。对于包括所述频率范围的一组给定规范,需要在给定节点的双极或者较低节点的 CMOS之间做出选择。由于对于诸如模拟混合信号(AMS)器件之类的小批量生产，掩模的成本是预算的重要本文档来自技高网...

【技术保护点】
一种制造双极晶体管的方法，包括：提供衬底(10)，所述衬底包括通过有源区(11)与第二隔离区分离的第一隔离区(12)，所述有源区包括集电极杂质；在所述衬底上方形成叠层，所述叠层包括基极层(14，14’)、在所述基极层上方的硅覆盖层(15)以及在所述硅覆盖层上方的硅?锗SiGe基极接触层(40)；刻蚀所述SiGe基极接触层，以在所述集电极杂质上方形成发射极窗口(50)，其中所述硅发射极覆盖层用作刻蚀停止层；在所述发射极窗口中形成侧壁间隔(22)；以及用发射极材料(24)填充所述发射极窗口。

【技术特征摘要】
2011.10.11 EP 11184736.41.一种制造双极晶体管的方法，包括提供衬底(10)，所述衬底包括通过有源区(11)与第二隔离区分离的第一隔离区(12)， 所述有源区包括集电极杂质；在所述衬底上方形成叠层，所述叠层包括基极层(14，14’)、在所述基极层上方的硅覆盖层(15)以及在所述硅覆盖层上方的硅-锗SiGe基极接触层(40)；刻蚀所述SiGe基极接触层，以在所述集电极杂质上方形成发射极窗口(50)，其中所述硅发射极覆盖层用作刻蚀停止层；在所述发射极窗口中形成侧壁间隔(22);以及用发射极材料(24)填充所述发射极窗口。2.根据权利要求1所述的方法，其中所述SiGe基极接触层(40)是多晶层。3.根据权利要求1或2所述的方法，其中所述基极接触层(40)中锗的摩尔比大于O.1。4.根据权利要求1至3中任一项所述的方法，还包括使用终点检测器终止所述刻蚀步骤，所述终点检测器用于检测刻蚀所述基极接触层(40)与刻蚀所述覆盖层(15)之间的转变。5.根据权利要求1至4中任一项所述的方法，还包括将杂质注入所述基极接触层(40) 和所述覆盖层(15)的至少一个中。6.根据权利要求1至5中任一项所述的方法，其中形成所述叠层的步骤还包括在形成所述基极接触层(40)之前，在所述覆盖层(15)上方形成硅锗牺牲层(42)以及在所述硅锗牺牲层上方形成硅牺牲层(44)。7.根据权利要求6所述的方法，其中至少一个所述牺牲层(42，44)包括杂质。8.根据权利要求1至7中任一项所述的方法，其中形成所述基极层(14，14’)的步骤包括外延生...

【专利技术属性】
技术研发人员：埃弗利娜·格里德莱特，约翰尼斯·唐克斯，托尼·范胡克，皮特鲁斯·马尼，汉斯·莫腾斯，布兰迪恩·杜利兹，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：