【技术实现步骤摘要】
本专利技术涉及一种时钟同步电路，尤其是涉及一种用于三取二安全系统的硬件时钟同步电路。
技术介绍
高安全、高可靠性系统经常会使用三取二平台作为系统处理器，尤其在铁路信号领域和轨道交通中，有些设备可能需要持续工作几年甚至几十年，同时系统安全完善度等级需达到SIL4，这些需求对硬件的搭建提出了许多苛刻的要求，在搭建三取二平台中必须要提供一个安全可靠的时钟同步设计以保证系统的正确运行，三取二平台中，三个通道独立工作，彼此需要进行准确的时钟同步，否则无法获取相同的输入值，也无法获得一致的运算时序，最终就无法进行三取二的运算获取正确的结果，所以时钟同步对三取二平台而言是最为基本的功能需求。轨道交通中的设备大多应用在复杂地质环境中，并且硬件失效、电磁干扰以及软件代码中的隐含错误导致的故障不可避免，常规的避错技术已无法满足要求，而采用容错技术能最大限度地屏蔽由这些错误导致的系统故障，三取二安全系统正是采用容错技术来实现其高可靠、高安全性能的。三取二安全系统在硬件上采用3套完全相同的系统构架，并且运行相同的程序。三个并行的系统能相互检查和自我检查，以“少数服从多数”的原则纠错。当...
【技术保护点】
一种用于三取二安全系统的硬件时钟同步电路，其特征在于，所述的三取二安全系统设有三个相对独立通道电路，每个通道电路包括晶振电路和硬件时钟同步电路，该硬件时钟同步电路包括时钟单元、核心运算单元、反馈补偿单元、驱动控制单元和监督单元；所述的监督单元与核心运算单元连接，所述的核心运算单元与反馈补偿单元、驱动控制单元连接，所述的驱动控制单元与反馈补偿单元连接，所述的反馈补偿单元与时钟单元连接；由各自的晶振产生三个相对独立的时钟同步信号并与其他两个通道电路的同步信号对比和调整，将调整后的同步信号作为本通道的同步信号，同时输出给其他两个通道作对比。
【技术特征摘要】
1.一种用于三取二安全系统的硬件时钟同步电路，其特征在于，所述的三取二安全系统设有三个相对独立通道电路，每个通道电路包括晶振电路和硬件时钟同步电路，该硬件时钟同步电路包括时钟单元、核心运算单元、反馈补偿单元、驱动控制单元和监督单元；所述的监督单元与核心运算单元连接，所述的核心运算单元与反馈补偿单元、驱动控制单元连接，所述的驱动控制单元与反馈补偿单元连接，所述的反馈补偿单元与时钟单元连接；由各自的晶振产生三个相对独立的时钟同步信号并与其他两个通道电路的同步信号对比和调整，将调整后的同步信号作为本通道的同步信号，同时输出给其他两个通道作对比。2.根据权利要求1所述的一种用于三取二安全系统的硬件时钟同步电路，其特征在于，所述的同步信号的调整步骤如下1)由时钟单元产生同步信号并告知反馈补偿单元；2)反馈补偿单元将本通道的同步信号和其他两通道的同步信号进行对比，分别计算出本...
【专利技术属性】
技术研发人员：潘雷，房增华，宋志坚，徐俊，耿进龙，崔丹，王澜，孙军峰，唐俊，董高云，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。