本发明专利技术公开了一种实现USB设备的时钟精确同步的方法，根据低速USB传输协议，数据传输的速率为1.5Mhz，主机每次发起一次数据传输前，都会给设备发送一个字节（80H）的时钟同步序列，取前6个bit作为特征序列，其时间为T，则T=6/1.5Mhz=4us，其中应包含6Mhz频率的周期数为4us/(1/6Mhz)=24，然后进行粗调和细调。本发明专利技术实现USB设备的时钟精确同步的方法具有电路规模小、功耗低、稳定性高、精确度高、减少电流消耗和空间辐射、实现简单、控制简单的优点。
【技术实现步骤摘要】
本专利技术涉及USB设备，具体是指一种实现USB设备的时钟精确同步的方法。
技术介绍
低速USB设备(传输速率为I. 5Mhz)的应用越来越广，各个厂家的竞争越来越激烈；低成本的应用方案越来越得到厂家的青睐，省去晶振的低速USB协议芯片成了主流。—般设备端米用6Mhz时钟米样USB主机发送过来的信号,USB协议定义了一组特征信号序列(由主机Host发送)用以同步设备(Device)的本地6Mhz时钟。USB协议本身存在一定的灵活性，精准可靠的USB时钟同步方案变得越来越重要，否则USB设备的兼容性会受到影响；高成本的实现方案又会使产品丧失竞争力。 为了实现时钟精确同步，现有的方法主要有1、直接生成法如图I所示，该办法通过修调物理电路直接产生6Mhz时钟，不需要其他的控制电路。但该种办法生成的频率容易受到温度和电压的影响，在较大的电压和温度变化范围内很难得到满足USB协议规定的频率稳定性。2、高速时钟采样法如图2所示，该方法先产生一个本地高频时钟，再用高频时钟对USB总线上的特征信号序列进行采样，计算出特征信号序列所包含的高频时钟的周期数，来恢复6Mhz时钟。但该方法要求高频时钟需要达到数十倍以上的USB传输速率，而且恢复出来的6Mhz时钟的精度和占空比难以保证；另外高频时钟还会带来较大的电流消耗和空间辐射。3、ADC电压转换法如图3所示，该方法先用USB总线上的特征信号序列对电容进行积分，再通过ADC把电压值量化并保存下来；然后将本地时钟对同一个电容进行积分并量化，并且将量化值和USB的量化值比较，来调整本地震荡达到6Mhz。但该办法本地时钟和USB信号不同时对同一个电容充电，消除了系统误差，可以达到较高的频率精度；但本方法所要求的电路较多，控制时序复杂，芯片面积较大，不利于产品低成本化。
技术实现思路
本专利技术需的目的是提供一种电路规模小、功耗低、稳定性高、精确度高、减少电流消耗和空间辐射、实现简单、控制简单的实现USB设备的时钟精确同步的方法。本专利技术可以通过以下技术方案来实现本专利技术设计了一种实现USB设备的时钟精确同步的方法，该方法包括如下步骤 (1)根据低速USB传输协议，数据传输的速率为I.5Mhz,主机每次发起一次数据传输前，都会给设备发送一个字节(80H)的时钟同步序列，取前6个bit作为特征序列，其时间为T，则T=6/l. 5Mhz=4us，其中应包含6Mhz频率的周期数为4us/(l/6Mhz) =24 ； (2)粗调，用CLK给USB特征序列计数，根据计数的结果N来调整SelA的数值，如N>24，则SelA=SelA+l，说明CLK频率高于6Mhz，需要增加延时单元；如N=24，则SelA保持不变，说明CLK频率在6Mhz附近，粗调结束；若N〈24，则SelA=SelA-I,说明CLK频率低于6Mhz，需要减少延时单元； (3)细调，当粗调结束后，频率的误差为(4us/23-4us/25)/166ns=8. 38%，设定2个Ta的延时调整的范围，最大调整范围为2Ta/ (4Ta+2Ta+8Ta)=14. 28%，大于频率8. 38%误差范围，调整精度为 l/8Ta/ (4Ta+2Ta+8Ta) =0. 89%。上述的方法使用具有相同相位差的时钟信号CLK_Y，当USB特征序列信号的上升沿到来时，迫使内部时钟CLK_4的上升沿和USB信号的上升沿同步，然后用CLK_Y各个时钟的上升沿和下降沿分别对USB信号和CLK_4信号进行采样，数据分别记录为Sample_USB_Rise、Sample_USB_Fall 、Sample_CLK_4_Rise 、Sample_ CLK_4_Fall。由于CLK_Y采样的范围为14. 28%，大于频率的误差范围8. 38%，所以CLK_Y可以米到 USB Signal 的下降沿；一旦 Sample_USB_Rise 或 Sample_USB_Fall 出现0，记录下 0 的位置为 L_USB ;—旦 Sample— CLK_4_Rise 或 Sample— CLK_4_Fall 出现 0，记录下0的位置为L_CLK_4,然后做如下调整 L_USB> L_CLK_4 SelF=SelF+l说明CLK频率偏高，需要增加Y部分的延时单元；L_USB=L_CLK_4 :SelF保持不变，说明CLK频率非常接近目标频率，不需要调整； L_USB< L_CLK_4 :SelF=SelF_l，说明CLK频率偏低，需要减少Y部分的延时单元。该方法采用环形振荡电路，所述的环形振荡电路包括有固定延时单元X、CLK频率细调单元Y、CLK频率粗调单元Z。所述的固定延时单元X包括有或非门I、若干延时单元A和4分频器；CLK频率细调单元Y包括有细调选择模块Fine和若干延时单元F ；CLK频率粗调单元Z包括有粗调选择模块Adj和若干延时单元A。所述的延时单元A包括有场效应管M0-M3和或非门nor2 ;所述的延时单元F包括有场效应管M4-M7和或非门nor3。所述的细调选择模块Fine包括有若干二选一选择器MUX21 ;所述的粗调选择模块Adj包括若干二选一选择器MUX21。本专利技术实现USB设备的时钟精确同步的方法可以精确恢复6Mhz的本地时钟，克服了现有技术所存在的缺点。本专利技术实现USB设备的时钟精确同步的方法可实现精准6Mhz时钟的恢复，电路规模小，功耗低，所有的电路都工作在6M时钟频率上。附图说明附图I为现有技术中采用直接生成法实现时钟同步的电路原理示意图。附图2为现有技术中采用高速时钟采样法实现时钟同步的电路原理示意图。附图3为现有技术中采用ADC电压转换法实现时钟同步的电路原理示意图。附图4为本专利技术实现USB设备的时钟精确同步的方法的环形振荡电路的电路原理示意图。附图5为本专利技术实现USB设备的时钟精确同步的方法信号处理示意图。附图6为本专利技术实现USB设备的时钟精确同步的方法中延时单元A的电路图。附图7为本专利技术实现USB设备的时钟精确同步的方法中延时单元F的电路图。附图8为本专利技术实现USB设备的时钟精确同步的方法中细调选择模块Fine的电路图。附图9为本专利技术实现USB设备的时钟精确同步的方法中粗调选择模块Adj的电路图。具体实施例方式下面将结合说明书附图来对本专利技术作进一步描述如图4、图5所示，本专利技术公开了一种实现USB设备的时钟精确同步的方法，包括如下步骤 (1)根据低速USB传输协议，数据传输的速率为I.5Mhz，主机每次发起一次数据传输前，都会给设备发送一个字节(80H)的时钟同步序列，取前6个bit作为特征序列，其时间为T，则T=6/l. 5Mhz=4us，其中应包含6Mhz频率的周期数为4us/(l/6Mhz) =24 ； (2)粗调，用CLK给USB特征序列计数，根据计数的结果N来调整SelA的数值，如N>24，则SelA=SelA+l，说明CLK频率高于6Mhz，需要增加延时单元；如N=24，则SelA保持不变，说明CLK频率在6Mhz附近，粗调结束；若N〈24，则SelA=SelA-I,说明CLK频率低于6Mhz，需要减少延时单元； (3)细调，当粗调结束后，频率的误差为(4us/23-4us/25)/1本文档来自技高网...
【技术保护点】
一种实现USB设备的时钟精确同步的方法，其特征在于，包括如下步骤：（1）根据低速USB传输协议，数据传输的速率为1.5Mhz，主机每次发起一次数据传输前，都会给设备发送一个字节（80H）的时钟同步序列，取前6个bit作为特征序列，其时间为T，则T=6/1.5Mhz=4us，其中应包含6Mhz频率的周期数为4us/(1/6Mhz)=24；（2）粗调，用CLK给USB特征序列计数，根据计数的结果N来调整SelA的数值，如N>24，则SelA=SelA+1，说明CLK频率高于6Mhz，需要增加延时单元；如N=24，则SelA保持不变，说明CLK频率在6Mhz附近，粗调结束；若N<24，则SelA=SelA？1，说明CLK频率低于6Mhz，需要减少延时单元；（3）细调，当粗调结束后，频率的误差为：(4us/23？4us/25）/166ns=8.38%，设定2个Ta的延时调整的范围，最大调整范围为2Ta/（4Ta+2Ta+8Ta）=14.28%，大于频率8.38%误差范围，调整精度为1/8Ta/（4Ta+2Ta+8Ta）=0.89%。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈伟，
申请(专利权)人：朱小安，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。