用于集成电路的输入/输出列架构制造技术

技术编号:8567586 阅读:192 留言:0更新日期:2013-04-12 01:33
一种集成电路,其可包括输入/输出(I/O)列(100)。所述I/O列可包括多个字节时钟组(502、504、506、508)。每个字节时钟组可包括至少一个移相器(135),所述至少一个移相器(135)经配置以对在某频率下的所述字节时钟组中的电路元件设置时钟,耦合到所述字节时钟组的源同步器件以所述频率传送数据。

【技术实现步骤摘要】
【国外来华专利技术】
本说明书中披露的一项或多项实施例涉及集成电路(1C)。更确切地说,一项或多项实施例涉及用于在IC内使用的输入/输出(I/O)列架构。
技术介绍
众所周知,可编程集成电路(IC)器件是可经编程以执行指定逻辑功能的IC类型。可编程IC的一种类型,现场可编程门阵列(FPGA),通常包括可编程单元片阵列。这些可编程单元片可包括(例如)输入/输出块(Ι0Β)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环路(DLL)等等。每个可编程单元片通常都包括可编程互连电路和可编程逻辑电路。可编程互连电路通常包括大量长度不等的互连线,这些互联线通过可编程互连点(PIP)互连。可编程逻辑电路使用可编程元件来实施用户设计的逻辑,这些可编程元件可包括(例如)函数发生器、寄存器、算术逻辑等等。 可编程互连电路和可编程逻辑电路通常通过将配置数据流加载到内部配置存储单元中来进行编程,所述内部配置存储单元定义了可编程元件的配置方法。配置数据可通过外部器件从存储器读取(例如,从外部PR0M)或写入FPGA中。随后,经整合的各独立存储单元可决定F本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.04 US 12/794,530;2010.06.04 US 12/794,605;1.一种集成电路,包括 输入/输出(I/o)列,所述I/O列包括多个字节时钟组, 其中所述多个字节时钟组中的每ー者包括移相器,所述移相器经配置以对在某频率下的所述字节时钟组中的电路元件设置时钟,耦合到所述字节时钟组的源同步器件以所述频率传送数据。2.根据权利要求1所述的集成电路,其中所述多个字节时钟组中的每ー者中的所述移相器可独立地进行配置。3.根据权利要求1或2所述的集成电路,其中所述I/O列进ー步包括 多个输入串行化器/并行化器(SERDES ),所述多个SERDES经配置以对从所述源同步器件接收的数据并行化;以及 多个输出SERDES,所述多个输出SERDES经配置以对要输出到所述源同步器件的数据串行化, 其中所述多个字节时钟组中的每ー者内的所述移相器经配置以将时钟信号提供给所述字节时钟组的所述多个输入SERDES中的每ー者以及所述多个输出SERDES中的每ー者。4.根据权利要求1至3中任一项所述的集成电路,其中每个字节时钟组进ー步包括 输出先进先出(FIFO)存储器,所述输出FIFO存储器包括至少两个时钟异步端ロ,其中所述输出FIFO的输出端ロ由所述移相器设置时钟;以及 输入FIFO存储器,所述输入FIFO存储器包括至少两个时钟异步端ロ,其中所述输入FIFO存储器的输入端ロ由所述移相器设置时钟。5.根据权利要求4所述的集成电路,其中所述I/O列进ー步包括 物理接ロ控制器,所述物理接ロ控制器经配置以对所述多个字节时钟组中的每ー者的各自移相器的操作进行协调, 其中所述物理接ロ控制器包括多个定时器,所述多个定时器针对每个字节时钟组规定以下内容在什么时间所述字节时钟组的所述移相器对数据设置时钟以从所述输出FIFO存储器输出所述数据,以及在什么时间所述字节时钟组的所述移相器对数据设置时钟以输入所述数据到所述输入FIFO存储器中。6.根据权利要求1至5中任一项所述的集成电路,进一歩包括 存储控制器,所述存储控制器经配置以在第一操作频率下操作, 其中所述I/O列耦合到所述存储控制器, 其中所述I/O列经配置以在所述第一操作频率下与所述存储控制器进行通信并且在不同的第二操作频率下与存储器件进行通信。7.根据权利要求1至6中任一项所述的集成电路,其中所述移相器进ー步包括 脉冲控制器,所述脉冲控制器经配置以响应于第一读取请求而对从所述源同步器件接收的选通信号中的脉冲进行计数,其中所述脉冲控制器经配置以检测预定数量的预期脉冲中的最后Iv脉冲;以及 多エ器,所述多エ器耦合到所述脉冲控制器并且经配置以响应于从所述脉冲控制器接收的指令而选择性地传递所述选通信号或參考信号,其中所述參考信号的相位和频率与所述选通信号对准, 其中响应于所述脉冲控制器检测到所述最后一个脉冲,所述脉冲控制器经配置以指示所述多エ器传递所述參考信号而不传递所述选通信号。8.根据权利要求1至7中任一项所述的集成电路,其中所述移相器进ー步包括 延迟线,所述延迟线经配置以对參考信号施加一延迟量; 至少ー个分频器,所述至少一个分频器耦合到所述延迟线并且经配置以从自所述延迟线输出的所述參考信号的版本中产生第一分频信号和第二分频信号,其中所述第一分频信号和所述第二分频信号具有相同的频率和不同的相位; 相位检测器,所述相位检测器经配置以确定在选通信号与所述第一分频信号或所述第二分频信号二者中至少ー者之间的相位关系;以及 输出选择器,所述输出选...

【专利技术属性】
技术研发人员:大卫·P·舒特兹桑佛德·L·黑尔顿理查·W·史旺森皮涛
申请(专利权)人:吉林克斯公司
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1