本发明专利技术的一个目的在于，提供一种能够降低功率消耗的半导体装置。另一个目的在于提供使用编程单元的高度可靠的半导体装置，诸如可编程逻辑装置（PLD）。根据基本块之间的连接的配置中的变化，改变供给至基本块的电源电压。即，在基本块之间的连接结构为使得对电路无贡献的基本块时，停止对于该基本块的电源电压的供应。另外，使用编程单元控制对基本块的电源电压的供应，该编程单元利用其沟道形成区使用氧化物半导体形成的场效应晶体管形成，该场效应晶体管具有极低的断态电流或极低的泄漏电流。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括使用氧化物半导体的半导体元件的半导体装置。
技术介绍
近年来，作为新的具有比非晶硅更高迁移率和更高可靠性、并且具有均匀的元件特性的半导体材料，展现半导体特性并 且被称为氧化物半导体的金属氧化物已经吸引了关注。金属氧化物用于多种应用。例如，氧化铟是熟知的金属氧化物并且用作包括在液晶显示装置等中的透明电极的材料。具有半导体特性的这样的金属氧化物的示例包括氧化钨、氧化锡、氧化铟以及氧化锌。已知有使用具有半导体特性的这样的金属氧化物形成了沟道形成区的薄膜晶体管(专利文献I和专利文献2)。[专利文献I]日本专利申请公开2007-123861号公报[专利文献2]日本专利申请公开2007-96055号公报。
技术实现思路
按照惯例，在诸如通常的中央处理单元(CPU)的半导体集成电路中，电路预先设计并且在制造之后不能够改变。与此相反，在称为可编程逻辑装置(PLD)的半导体集成电路中，在制造之后，使用具有适当的结构的基本块单元形成逻辑电路，并且能够改变基本块单元之间的互连。因为能够通过用户改变电路配置，并且能够大大降低花费在电路的设计和开发上的时间和成本，因此PLD具有高的通用性。PLD包括复杂的PLD (CPLD)、现场可编程门阵列(FPGA)等。在电路配置的程序能够没有限制地重写时，根据存储在诸如EEPROM或SRAM的半导体存储器中的基本块之间的连接结构来设置任意以上的PLD的电路配置。取决于被编程的电路配置，有可能存在基本块对电路配置无贡献的情况。具体地，因为PLD具有较大的尺寸和较高的通用性，所以基本块的数量增加；因为电路配置为特定用途而定制，所以对电路配置无贡献的基本块的数量增加。然而，电源电压也供应给PLD中的对电路配置无贡献的基本块。因此，在基本块中，包括寄生电容的多种电容被浪费地充电和放电，导致消耗功率。在供应电源电压时，由于泄漏电流或断态电流，在基本块中发生不必要的功率消耗。例如，在使用CMOS形成反相器的情况下，虽然，理想地，在稳态下不消耗功率，但是由于流至栅极绝缘膜的泄漏电流或由于在源电极和漏电极之间流动的断态电流，实际上是消耗功率的。在使用块硅(bulksilicon)形成CMOS反相器的情况下，在室温下生成大约I PA的断态电流，其中电源电压大约为3 V。在达到PLD的高度集成时，由于半导体元件的微型化或元件数量的增加，预期功率消耗将增加。在使用可重写的PLD的情况下，通常使用EEPROM或SRAM作为用于存储连接结构的编程单元。然而，因为EEPROM利用隧道电流的原理写入和擦除数据，所以容易发生绝缘膜劣化。因此，实际上，重写数据的次数不是无限的，并且重写的数量的上限大约为数万次至几十万次。此外，在数据被写入时以及在数据被擦除时，施加至EEPROM的电压的绝对值高达大约20 V。因此，在数据被写入时以及在数据被擦除时功率消耗容易增加。此外，为了适用以上的操作电压大小，需要冗余的电路设计。另一方面，SRAM—直需要电源电压的供应来保持数据。因此，如上所述，当供应电源电压时，甚至在稳态下也消耗功率；因此，如果使用SRAM的编程单元的数量随着高度集成而增加，则半导体装置的功率消耗增加。鉴于以上的问题，本专利技术的一个目的在于提供一种能够降低功率消耗的半导体装置。本专利技术的另一个目的在于提供一种使用编程单元的高度可靠的半导体装置。在根据本专利技术的一个实施例的半导体装置中，根据基本块之间的连接结构的改变，存在或不存在对基本块的电源电压的供应发生改变。即，在基本块之间的连接结构的改变产生对电路配置无贡献的基本块时，停止对于所讨论的基本块的电源电压的供应。 在本专利技术的一个实施例中，使用编程单元控制对基本块的电源电压的供应，该编程单元利用具有极低的断态电流或极低的泄漏电流的绝缘栅极场效应晶体管(下文中简称为晶体管)形成。以上的晶体管的带隙宽于硅半导体的带隙，并且晶体管的沟道形成区包括其本征载流子密度低于硅的本征载流子密度的半导体材料。具有这样的特性的半导体材料包括在沟道形成区中，使得能够实现具有极低的断态电流的晶体管。作为这样的半导体材料的示例，能够给定具有大约是硅的三倍大的带隙的氧化物半导体。在本专利技术的一个实施例中，使用具有极低的断态电流或极低的泄漏电流的晶体管作为编程单元，该编程单元用于控制基本块之间的连接。除另有规定外，在本说明书中，在n沟道晶体管的情况下，断态电流是在以下条件下流动于源电极和漏电极之间的电流漏电极的电位高于源电极的电位或栅电极的电位，而在参考电位是源电极的电位时栅电极的电位小于或等于零。备选地，在本说明书中，在P沟道晶体管的情况下，断态电流是在以下条件下流动于源电极和漏电极之间的电流漏电极的电位低于源电极的电位或栅电极的电位，而在参考电位是源电极的电位时栅电极的电位大于或等于零。特别地，以上的编程单元至少包括作为用于控制两个节点之间的连接的开关元件起作用的第一晶体管，以及用于控制对以上的第一晶体管的栅电极的电位的供应的第二晶体管。第二晶体管包括使用诸如氧化物半导体的半导体材料形成的沟道形成区，其具有大约是硅的三倍大的带隙，以及极低的泄漏电流或断态电流。因此，在第一晶体管的栅电极和源电极之间的电压(栅极电压)通过具有极低的断态电流或极低的泄漏电流的第二晶体管长时间保持。氧化物半导体是展现半导体特性的金属氧化物，其包括几乎与微晶硅或多晶硅相同的高迁移率以及几乎与非晶硅相同的元件特性中的均匀性。通过降低诸如水分或氢的杂质的浓度而高度纯化的氧化物半导体(纯化的OS)为本征半导体(i型半导体)或实质上本征半导体，该氧化物半导体用作电子施主(施主)。因此，包括以上的氧化物半导体的晶体管具有极低的断态电流或极低的泄漏电流的特性。特别地，通过次级离子质谱法(SIMS)测量的高度纯化的氧化物半导体中的氢浓度小于或等于5 X IO19 / cm3，优选地小于或等于5X IO18 / cm3，更优选地小于或等于5 X IO17 / cm3，进一步优选地小于或等于I X IO16 /cm3。此外，通过霍耳效应测量法测量的氧化物半导体膜的载流子密度小于I X IO14 /cm3，优选地小于I X IO12 / cm3，更优选地小于I X IO11 / Cm3。此外，氧化物半导体的带隙大于或等于2 eV，优选地大于或等于2. 5 eV，更优选地大于或等于3 eV。借助于通过充分地降低诸如水分或氢的杂质的浓度而高度纯化的氧化物半导体膜，能够降低晶体管的断态电流或泄漏电流。这里描述了氧化物半导体膜中的氢浓度的分析。众所周知的是，原则上，很难通过SIMS分析原理在样本的表面附近或在使用不同的材料形成的层叠膜之间的界面附近精确地获取数据。因此，在通过SMS在厚度方向上分析膜的氢浓度的分布的情况下，当在所研究的膜的区域中值不会很大地改变并且能够获取几乎常数值时，可接受平均值作为氢浓度。另外，在所研究的膜的厚度较小的情况下，由于在相邻的膜中的氢浓度的影响，有时不能够得到具有几乎常数值的区域。在那种情况下，可接受在膜的区域中的氢浓度的局部最大值或局部最小值作为膜中的氢浓度。此外，在具有局部最大值的山形的峰值和具有局部最小值的谷形的峰值不存在于提供有膜的区域中的情况下，可接受拐点的值作为氢浓度。多种实验实本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.01.20 JP 2010-0095691.一种半导体装置，包括 各包括逻辑电路的基本块；以及 编程单元，配置成控制对每个基本块的电源电位的供应， 其中，所述编程单元各包括作为开关元件起作用的第一晶体管，以及配置成控制对所述第一晶体管的栅电极的电位的供应的第二晶体管，以及 其中，所述第二晶体管各包括包含氧化物半导体的沟道形成区。2.—种半导体装置，包括 各包括逻辑电路的基本块；以及 编程单元，各配置成控制两个所述基本块之间的连接， 其中，所述编程单元各包括作为开关元件起作用的第一晶体管，以及配置成控制对所述第一晶体管的栅电极的电位的供应的第二晶体管，以及 其中，所述第二晶体管各包括包含氧化物半导体的沟道形成区。3.一种半导体装置，包括 各包括逻辑电路的基本块； 第一编程单元，各配置成控制两个所述基本块之间的连接；以及 第二编程单元，配置成控制对每个所述基本块的电源电位的供应， 其中，所述第一编程单元和所述第二编程单元各包括作为开关元件起作用的第一晶体管，以及配置成控制对所述第一晶体管的栅电极的电位的供应的第二晶体管，以及其中，所述第二晶体管各包括包含氧化物半导体的沟道形成区。4.一种半导体装置，包括 各包括逻辑电路的第一基本块和第二基本块；以及 电路，配置成控制所述第一基本块和所述第二基本块之间的连接， 其中，所述电路包括作为开关元件起作用的第一晶体管，以及配置成控制对所述第一晶体管的栅电极的电位的供应的第二晶体管，以及 其中，所述第二晶体管包括包含氧化物半导体的沟道形成区。5.根据权利要求I所述的半导体装置，还包括配置成控制对所述第一晶体管的源电极和漏电极之一的固定电位的供应的第三晶体管。6.根据权利要求2所述的半导体装置，还包括配置成控制对所述第一晶体管的源电极和漏电极之一的固定电位的供应的第三晶体管。7.根据权利要求3所述的半导体装置，还包括配置成控制对所述第一晶体管的源电极和漏电极之一的固定电位的供应的第三晶体管。8.根据权利要求4所述的半导体装置，还包括配置成控制对所述第一晶体管的源电极和漏电极之一的固定电位的供应的第三晶体管。9.根据权利要求I所述的半导体装置，还包括连接至所述第一晶体管的所述栅电极的电容器。10.根据权利要求2所述的半导体装置，还包括连接至所述第一晶体管的所述栅电极的电容器。11.根据权利要求3所述的半导体装置，还包括连接至所述第一晶体管的所述栅电极的电容器。12.根据权利要求4所述的半导体装置，还包括连接至所述第一晶体管的所述栅电极的电容器。1...
【专利技术属性】
技术研发人员：竹村保彦，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。