本发明专利技术提供一种具有抑制边框区域的大小，同时防止由于制造时产生的静电引起的静电破坏的虚拟像素的显示装置。该显示装置包括：具有多个包含薄膜晶体管的像素，并作为用于显示图像的区域的显示区域(260)；以及形成在显示区域的外侧，并具有多个虚拟像素的虚拟像素区域(270)，虚拟像素(310)包括：与薄膜晶体管的栅极信号线平行的虚拟栅极信号线(311)、以及隔着绝缘层与虚拟栅极信号线交叉的半导体层(313)，在半导体层只连接一个导体层(312)。
【技术实现步骤摘要】
本专利技术涉及显示装置，更详细而言涉及使用薄膜晶体管基板的显示装置。
技术介绍
液晶显示装置被广泛用作计算机等信息通信终端或电视接收机的显示器件。此夕卜，作为薄型的显示装置众所周知的还有有机EL显示装置(OLED)、场发射显示装置(FED)等。液晶显示装置是通过借助电场的变化而改变被封入两个基板之间的液晶组合物的取向，从而控制通过两个基板和液晶组合物的光的透过程度来显示图像的装置。在包含这样的液晶显示装置，并对画面的各像素施加与规定的灰度值相对应的电压的显示装置中，配置有用于对各像素施加与灰度值相对应的电压的薄膜晶体管。通常，画面的一行像素的薄膜晶体管的栅极与一个信号线(以下称为“栅极信号线”)连接，驱动电路被控制成按顺序向栅极信号线输出使薄膜晶体管导通的电压。此外，在显示区域的边缘，为使由于是边缘而引起的结构变化及电磁变化不会对显示产生影响而在显示区域的外侧配置虚拟像素(Dummy pixel)。专利文献I公开了以下内容在显示区域的外侧配置开关元件，在产生了静电时开关元件也被破坏，由此保护像素区域内的元件。专利文献2公开了以下内容为了不降低液晶显示装置中的显示的亮度不均及液晶的密封性能，使非像素电极配置在显示区域外，并省略一列或两列以上的像素电极。专利文献1:日本特开2010-097024号公报专利文献2 日本特开平09-005780号公报
技术实现思路
根据近年来对电子设备的小型化的要求，希望减小显示区域外侧的区域(以下称为“边框区域”)。图11是基于从液晶显示面板800正面观察的视场的图。液晶显示面板800是在滤色器基板810和薄膜晶体管(TFT =Thin Film Transistor)基板820之间密封有液晶的结构，并安装有用于使TFT基板820的电路工作的驱动IC (Integrated Circuit) 830及用于将待显示的图像的信息等发送到驱动IC830的FPC (Flexible Printed Circuits,挠性印制线路板)840。图12是示意地表示图11的D部分的概略图，表示显示区域内的像素电极821和显示区域外的虚拟像素的虚拟像素电极822的配置情况。图13是大致表示图12的F部分的虚拟像素电极822及其周边的布线的情况的图。如该图13所示，在虚拟像素中也与显示区域内的像素电极相同，由栅极信号线824及图像数据信号线825形成像素，图像数据信号线825经由薄膜晶体管827与虚拟像素电极822连接。图14是图12的XIV-XIV线的剖视图。在该图所示的例子中，虚拟像素电极822与像素区域内的像素电极821大小相同，且通过使栅极线号线824为高电位而与图像数据信号线825导通，进行与像素区域860内相同的工作。此时的等价电路如图15所示。借助图像数据信号线825传递的信号电压被施加给虚拟像素电极822，并与公共电极829之间产生电位差。但是，在需要这样的虚拟像素的显示装置中，也寻求边框更小的显示装置，此外，考虑栅极信号驱动电路(未图示)的工作的情况，需要在显示区域的外侧上下配置多个栅极信号线824。本专利技术就是鉴于上述情况而提出的，目的在于提供一种具有抑制边框区域的大小，同时防止由于制造时等产生的静电引起的静电破坏的虚拟像素的显示装置。本专利技术的显示装置的特征在于该显示装置包括具有多个包含薄膜晶体管的像素，并作为用于显示图像的区域的显示区域；以及形成在所述显示区域的外侧，并具有多个虚拟像素的虚拟像素区域，所述虚拟像素包括与所述薄膜晶体管的栅极信号线平行的虚拟栅极信号线、以及隔着绝缘层与所述虚拟栅极信号线交叉的半导体层，所述半导体层只连接一个导体层。这里，术语“显示区域”及“虚拟像素区域”定义在垂直于显示面的视场中。此外，“半导体层只连接一个导体层”是指在考虑晶体管的情况下只电连接源极及漏极中的一个，不连接另一个的意思。此外，在本专利技术的显示装置中，所述一个导体层可以是施加用于在所述显示区域中进行显示的图像数据的图像数据信号线。此外，在本专利技术的显示装置中，所述虚拟栅极信号线与所述显示区域的所述薄膜晶体管的栅极信号线在同一层以相同的宽度形成，所述虚拟像素的半导体层在与所述虚拟栅极信号线交叉的部分与所述显示区域的所述薄膜晶体管的半导体层在同一层以相同的览度形成。此外，在本专利技术的显示装置中，在与所述显示区域的显示面垂直的视场中，形成所述虚拟像素的面积小于所述显示区域中形成所述薄膜晶体管的面积。此外，在本专利技术的显示装置中，所述虚拟像素区域还具有与所述显示区域的像素中经由所述薄膜晶体管而施加图像数据信号的像素电极同层地形成的虚拟像素电极，所述虚拟像素电极可以与公共电极电连接，该公共电极与所述像素电极成对并控制液晶的取向。此外，在本专利技术的显示装置中，所述薄膜晶体管及所述虚拟像素的半导体层可以由低温多晶娃形成。此外,本专利技术的显示装置可以以IPS(In Plane Switching,平面转换)方式控制所述液晶的取向。附图说明图1是概略表示本专利技术第一实施方式的显示装置的图。图2是基于从图1的显示面板正面观察的视场的图。图3是示意地表示图2的A部分的概略图。图4是概略表示图3的B部分中的布线的情况的图。图5是表示图4的V-V线的截面的图。图6是虚拟像素电路的等价电路图。图7是示意地表示第二实施方式中的图2的A部分的概略图。图8是概略表示图7的C部分中的布线的情况的图。图9是表示图8的IX-1X线的截面的图。图10是表示本专利技术第二实施方式的变形例的图。图11是基于从液晶显示面板正面观察的视场的图。图12是示意地表示图11的D部分的概略图。图13是概略表示图12的F部分中的布线的情况的图。图14是表示图12的XIV-XIV线的剖视图。图15是虚拟像素电路的等价电路图。图16是表示图2的E部分中的图像数据信号线(漏极线)的布线的情况的图。图17是图16的XVI1-XVII线的剖视图。图18是用于说明栅极信号线驱动电路的图。附图标记说明100显示装置、110上框架、120下框架、200显示面板、210滤色器基板、220TFT基板、230驱动IC、240FPC、260显示区域、261像素电极、270虚拟像素区域、271虚拟像素电极、272虚拟像素电极、310虚拟像素、311栅极信号线、312图像数据信号线、313半导体层、321金属布线、322栅极信号线、325公共电极、331栅极绝缘膜、332层间绝缘膜、333保护膜、334有机保护膜、335保护膜、336取向膜、800液晶显示面板、810滤色器基板、820TFT基板、821像素电极、822虚拟像素电极、824栅极信号线、825图像数据信号线、826金属布线、827薄膜晶体管、828半导体层、829公共电极、830驱动IC、831栅极绝缘膜、832层间绝缘膜、833保护膜、834有机保护膜、835栅极信号线、836保护膜、837图像数据信号线、840FPC、860显示区域。具体实施例方式以下，参照附图来说明本专利技术第一及第二实施方式。此外，在附图中，对同一或同等的要素标注同一附图标记，省略重复的说明。[第一实施方式]在图1中大致表示本专利技术第一实施方式的显示装置100。如该图所示，显示装置100由被上框架110及下框架120夹持而固定的显示面板200等构本文档来自技高网...
【技术保护点】
一种显示装置，其特征在于，该显示装置包括：具有多个包含薄膜晶体管的像素，并作为用于显示图像的区域的显示区域；以及形成在所述显示区域的外侧，并具有多个虚拟像素的虚拟像素区域，所述虚拟像素包括：与所述薄膜晶体管的栅极信号线平行的虚拟栅极信号线、以及隔着绝缘层与所述虚拟栅极信号线交叉的半导体层，所述半导体层只连接一个导体层。
【技术特征摘要】
2011.10.06 JP 2011-2215441.一种显示装置，其特征在于， 该显示装置包括 具有多个包含薄膜晶体管的像素，并作为用于显示图像的区域的显示区域；以及 形成在所述显示区域的外侧，并具有多个虚拟像素的虚拟像素区域， 所述虚拟像素包括 与所述薄膜晶体管的栅极信号线平行的虚拟栅极信号线、以及 隔着绝缘层与所述虚拟栅极信号线交叉的半导体层， 所述半导体层只连接一个导体层。2.根据权利要求1所述的显示装置，其特征在于， 所述一个导体层是施加用于在所述显示区域中进行显示的图像数据的图像数据信号线。3.根据权利要求1或2所述的显示装置，其特征在于， 所述虚拟栅极信号线与所述显示区域的所述薄膜晶体管的栅极信号线在同一层以相同的宽度形成， 所述...
【专利技术属性】
技术研发人员：阿部裕行，槙正博，西野知范，
申请(专利权)人：株式会社日本显示器东，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。