本发明专利技术涉及一种用于向电子设备提供具有可调节的时钟频率的时钟信号的时钟电路。所述时钟电路适合于接收关于所述电子设备的环境级别的信息以及根据所述环境级别动态地控制所述时钟信号的所述时钟频率。基于所述环境级别的所述时钟电路输出频率的动态控制使得能够对所述电子设备进行自动化功率性能控制。本发明专利技术还涉及一种包括适合于设置电子设备操作的环境级别的环境设置单元和时钟电路的电子设备。此外，涉及一种向电子设备提供具有可调节的时钟频率的时钟信号的方法，其中时钟电路接收关于所述电子设备的环境级别的信息；并且其中根据所述环境级别，所述时钟电路动态地控制所述时钟信号的所述时钟频率。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种向电子设备提供具有可调节的时钟频率的时钟信号的时钟电路、 一种带有时钟电路的电子设备以及一种向电子设备提供具有可调节的时钟频率的时钟信 号的方法。
技术介绍
使用微控制器和中央处理器(CPU)的现代电子设备一方面必须提供一种所需的性 能，例如，在给定的时间内的给定数量的计算。另一方面它们应该尽可能的节能。特别是，它 们应该不需要比执行特定的任务需要的更多的功率。对于移动电子设备或依靠电池操作的 设备来说尤其如此。此外，执行在线控制以及带有后期处理的信号测量的微控制器，例如， 家用现代功率监控设备，需要提供高峰值性能和整体低功率消耗。电子设备的功率消耗与进行操作所使用的时钟频率紧密地相连接。时钟频率越 高，其所需的功率越高。因此，为了降低电子设备的功率消耗，可以降低所述设备操作的时 钟频率。然而，时钟频率还决定所述设备的计算性能。因此在现代电子设备中通常使用动 态控制时钟频率的方法以实现高性能和低功率消耗之间的平衡。
技术实现思路
本专利技术提供了正如所附权利要求中所描述的时钟电路、电子设备以及向电子设备 提供时钟信号的方法。本专利技术的具体实施例在从属权利要求中被陈述。根据下文中描述的实施例，本专利技术的这些或其它方面将会很明显并且被阐述。附图说明根据附图，仅仅通过举例的方式，本专利技术的进一步细节、方面和实施例将被描述。 在附图中，类似的符号被用于表示相同的或功能相似的元素。为了简便以及清晰，附图中的 元素不一定按比例绘制。图1示意性地显示了时钟电路的实施例的例子。图2示意性地显示了带有后分频器寄存器的时钟电路的另一个例子。图3显示了在使用中的时钟电路的时间行为的例子。图4示意性地显示了一种向电子设备提供时钟信号的方法。具体实施方式由于本专利技术说明的实施例大部分通过使用电子元件以及本领域所属技术人员所 熟知的电路可以被执行，细节不会在比所说明的认为有必要的程度大的任何程度上进行解 释，对本专利技术基本概念的理解以及认识是为了不混淆或偏离本专利技术所教之内容。图1显示了时钟电路10的例子，所述时钟电路用于向电子设备提供具有分别可变 和可调节的时钟频率的时钟信号。所述时钟电路10可以适合于接收关于和/或决定电子设 备的环境级别的信息，以及可以适合于根据环境级别动态地控制时钟信号的时钟频率，特 别是应对环境级别的改变。所述时钟电路可能包括适合于接收信息的环境接收单元和/或 用于根据环境级别控制时钟信号的时钟频率的频率控制单元。在图1所显示的实施例中， 环境接收单元和频率控制单元可以都在下面进一步描述的控制单元18中被实施。本说明 书上下文中的时钟频率或设备的动态控制可以被解释为根据关于没有直接的用户输入或 直接地导致控制的软件的环境级别的信息描述控制；其可以还被解释为通过电子设备的环 境级别或环境级别的改变所触发的自动控制以及可以通过例如应对电子设备的动态行为 的硬件被执行，特别是应对环境级别的改变。所述时钟电路10可能给电子设备提供时钟信号或很多时钟信号，当被操作的时 候，所述电子设备可能包括一个或多个微控制器、中央处理器(CPU)、存储器、外围设备或任 何其它具有给定的频率的时钟信号的单元或元素。电子设备或其部分可以在不同的环境级 别中运行。环境级别可以例如是通过像基于Gnu/Linux的系统的操作系统定义的运行级 别，或中断级别。中断级别定义了电子设备的正常应用的可能的中断的级别以允许带有更 高的优先级的应用的处理。电子设备的这种中断级别可以以本领域所属的普通技术人员已 知的方式被控制，例如，通过相关联的中断以及屏蔽寄存器。可以有多个不同的中断级别。 特别是可以提供两个或更多个或八个或更多个中断级别。多个中断级别的每个可以分别地 被关联到多个时钟频率的每个。分别地，中断级别的中断可以从最低的优先级到最高的优 先级被编号。在这个例子中，假定中断级别O对应于应用的正常执行，但是中断级别的编号 可以是任意的。中断可以以任何合适的方式被触发，例如，通过硬件或软件，其可以例如是 等级触发、边缘触发或发信号的信息。通常，像执行逻辑控制、处理缓慢改变的模拟/数字 信号、应用诊断以及监控的软件任务是带有低级别的优先级的任务，所述任务可以以低中 断级别运行，例如，中断级别O。认为时间关键的服务程序或任务，例如处理通信或测量以及 执行实时或接近实时的计算、处理进入信号，通常被指定更高的优先级以及可以被关联到 更高的中断级别或很多更高的中断级别。时钟电路10可以包括时钟模块12，所述时钟模块有振荡器单元(未显示)，提供具 有第一频率的第一信号作为所述时钟信号的基础。时钟模块12可以以任何合适的方式被 实现以提供这样的具有给定的第一频率的第一信号，其可能包括，例如，锁相环(PLL)、数控 振荡器(DC0)、基于晶体的振荡器或电压控制振荡器(VCO)和/或如一个或多个过滤器、反 馈路径或相位检测器的相应的控制元件。设想时钟模块12包括像分频器或其它元件的频 率缩放单元，适合于从振荡器单元接收具有给定频率的信号以及修改这个信号的频率以输 出信号，例如，第一信号。通过所述时钟模块12提供的第一信号的第一频率可以是分别可 变和可调节。取代时钟模块12，可以使用适合于提供具有第一频率的第一信号的任何时钟 结构。时钟电路10可以包括一个或多个后分频器(postscaler)单元或后分频器。后 分频器可以适合于修改或缩放具有输入频率的输入信号，输入频率例如是通过时钟模块12 提供的第一信号的第一频率，以分别地提供或输出修改的输出信号后分频信号，所述后分 频信号可能有分别地后分频的频率即第二频率作为时钟信号的基础。第二频率可以不同于第一频率。特别是，后分频器可以适合于让第一频率除以给定除数值，所述除数值可以是整 数值。通过后分频器对信号的修改或缩放可以是分别可变和可调节的。所述时钟电路10可 以适合于控制后分频器以分别地控制调节时钟频率，例如，后分频器可以通过时钟电路10 的控制逻辑18被控制。特别是，信号的频率通过后分频器除以一除数值，所述除数值可以 是分别可变和可调节的并且由这样的控制逻辑控制。可以想象分别可变和可调节缩放的后 分频器可以被设置为在至少设置上不修改输入信号。例如，后分频器的除数可以被设置为 I。图1中所显示的是两个后分频器单元，即核心-时钟后分频器14和总线-时钟后 分频器16，其功能在下文被更详细地描述。具有核心-时钟频率的核心-时钟信号可以通 过核心-时钟后分频器经由线路20被提供给电子设备。总线-时钟后分频器16可能经由 线路22提供具有总线-时钟频率的总线-时钟信号给电子设备。因此时钟电路10可以被 设想为包括适合于提供核心时钟频率的核心-时钟后分频器以及适合于提供总线-时钟频 率的总线-时钟后分频器。时钟电路10可以适合于控制核心-时钟后分频器以分别地控制调节核心-时钟 频率。特别是，可以作为硬件包被实现的控制逻辑18可以经由线路24被连接到核心-时 钟后分频器。线路13可能连接所述时钟模块12到后分频器14、16以给核心-时钟后分频 器14和总线-时钟后分频器16提供作为输入信号的第一信号。控制逻辑18可能经由线 路23接收控制输入信号。经由线路26，所述总线-时钟后分频器16的更新可以被执行。 此外，线路本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种时钟电路(10 ;50)，用于向电子设备提供具有可调节的时钟频率的时钟信号， 其中所述时钟电路(10 ;50)适合于接收关于所述电子设备的环境级别的信息；以及 其中所述时钟电路(10 ；50)还适合于根据所述关于环境级别的信息动态地控制所述时钟信号的所述时钟频率。2.根据权利要求1所述的时钟电路，其中所述时钟电路(10;50)包括时钟模块(12)，所述时钟模块(12)具有振荡器单元，所述振荡器单元适合于提供具有第一频率的第一信号作为所述时钟信号的基础。3.根据权利要求1或权利要求2所述的时钟电路，其中所述时钟电路(10；50)包括至少一个后分频器(14、16 ;56、58)，适合于修改具有第一频率的输入信号以提供具有第二频率的修改输出信号作为所述时钟信号的基础，其中所述第二频率可不同于所述第一频率。4.根据权利要求3所述的时钟电路，其中所述时钟电路(10;50)适合于控制所述后分频器(14、16 ;56、58)以控制所述时钟频率。5.根据前述权利要求中任何一项所述的时钟电路，其中所述时钟电路(10;50)包括适合于提供核心-时钟频率的核心-时钟后分频器(14 ;56)和适合于提供总线-时钟频率的总线-时钟后分频器(16 ;58)。6.根据权利要求5所述的时钟电路，其中所述时钟电路(10;50)适合于控制所述核心-时钟后分频器(14 ；56)以控制所述核心-时钟频率。7.根据权利要求5或权利要求6所述的时钟电路，其...
【专利技术属性】
技术研发人员：马丁·米恩克纳，
申请(专利权)人：飞思卡尔半导体公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。