恒流电路和使用恒流电路的发光二级管驱动器件制造技术

恒流电路包括：第一晶体管；第二晶体管，具有拦截导弹已经通过的栅极和源极的栅极和源极，并且具有连接到负载的漏极；调压电路部分，控制第一晶体管的漏极电压，恒定电流产生电路部分，向第一晶体管提供恒定电流；以及检测电路部分，通过在调压电路部分和恒定电流产生电路部分之间的连接部分处的电压和预定参考电压之间进行电压比较，在第一晶体管和第二晶体管的至少一个工作在线性区域中时，确定第一晶体管和第二晶体管的至少一个是否不能输出与所述第一恒定电流成比例的电流。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及恒流电路，更具体地，涉及用于驱动例如发光二级管(LED)的恒流电路 以及使用恒流电路的发光二级管驱动器件。
技术介绍
通常，使用恒定电流来驱动显示设备的发光二级管(LED)以降低LED的亮度的分 散。当根据发光二级管的应用而调整亮度时，改变恒流电路的电流设置。但是，发光二级管 的电压降依赖于驱动电流而变换。由于此特征，输出端处的电压(即在恒流电路的输出端处 的电压)可能极大地变化。通常，在恒流电路中，MOS晶体管的漏极电极被用作输出端。但是，在此情况下，存 在问题当输出端处的电压极大地改变时，由于MOS晶体管的沟道长度调制效应，输出电流 可能改变，因此，发光二级管的亮度可能改变。为了解决此问题，存在图9所示的恒流电路。在图9中，NMOS晶体管Mill、M112、M141和M142构成低电压级联型电流镜电路。 此外，输出电流iout被提供给连接到输出端OUT的外部负载110。通过将电流iref乘以基 于NMOS晶体管Mlll和NMOs晶体管M112之间的晶体管尺寸比率确定的比率获得输出电流 iout。误差放大电路0P102控制NMOS晶体管M116以便电阻器Rlll和NMOS晶体管M116 之间的连接部分的电压等于参考电压Vref。在此情况下，当电阻器Rlll的电阻值是rill 时，通过公式iref2=Vref/rlll获得流经电阻器Rlll的电流iref2。电流iref2被PMOS晶 体管Ml 15和Ml 14反射(reflect)以变为电流iref I，PMOS晶体管Ml 15和Ml 14构成电流 镜电路。构成向外部负载110提供电流的输出电路的NMOS晶体管MllUMl 12、M141和M142 形成级联型电流镜电路。因此，无论输出端OUT处的电压如何，NMOS晶体管M112的漏极电 压变得等于NMOS晶体管Mlll的漏极电压。结果，在输出端OUT处的电压改变对输出电流 iout具有小的影响。但是，在用于向输出端OUT提供电流的输出晶体管由串联的NMOS晶体管M112和 M142构成的情况下，即使当输出电路由低电压级联型电流镜电路构成时，输出端OUT处的 电压也可能增加。输出晶体管需要该电压以工作在其中可以维持恒定电流准确性的饱和区 域中。例如，当NMOS晶体管M111、M112、M141和M142是相同的导电型晶体管并且具有相 同的晶体管尺寸并且阈值电压、栅极-源极电压和过驱动电压分别由Vthn、Vgs2和Vov表 示时，获得以下公式(a)。Vds I=Vb ias-Vgs2 (a)当偏压电压Vbias被设置为Vbias=Vgs2+Vov以便NMOS晶体管M112可以工作在 线性区域和饱和区域之间的边界处时，以上公式(a)改变为以下公式(b)。Vdsl=Vov (b)类似于NMOS晶体管Ml 12，当NMOS晶体管M142也工作在线性区域和饱和区域之间的边界处时，NMOS晶体管M142的漏极-源极电压Vds2由以下公式(c)表示。Vds2=Vov (c)因此,输出端OUT处的最小电压Vomin由以下公式(d)表不。Vomin=Vdsl+Vds2=2 XVov (d)在通常的CMOS处理中，最小电压Vomin在从O. 6V到1. OV的范围内。当输出端 OUT处的电压高时，恒流电路的输出晶体管消耗的功耗变大。此外，为了输出大电流来驱动发光二级管，需要使用具有非常大尺寸的输出晶体管。由于此特征，当使用串联的两个MOS 晶体管来构成输出晶体管时，芯片面积可能极大地增加。此外，NMOS晶体管M142的漏极-源极电压依赖于输出端OUT处的电压而极大地变化。另一方面，NMOS晶体管M141的漏极-源极电压变动等于值(Vthn+Vov)-Vov=Vthn。但是，NMOS晶体管M141的漏极-源极电压不同于NMOS晶体管M142的漏极-源极电压。SP， NMOS晶体管Ml 11的漏极-源极电压不同于NMOS晶体管Ml 12的漏极-源极电压。因此，在输出电流iout中可能产生系统错误。为了解决这样的问题，如图10所示，存在其中即使当外部负载改变时输出电流也不改变并且即使当输出端处的电压低时恒流电路也稳定地工作在饱和区域中的恒流电路 (例如参见专利文献1)，其中该外部负载连接到该恒流电路的输出端。在此情况下，当适当地调整可变电阻器R时，不使用级联型电流镜电路，NMOS晶体管NTl的漏极-源极电压等于NMOS晶体管NT2的漏极-源极电。压。因此，可以准确地输出恒定电流而不产生系统错误。 但是，NMOS晶体管NT2的漏极电压仅可以在从NMOS晶体管NT2工作在饱和区域中的电压到NMOS晶体管NT2的栅极-源极电压的范围内调整。即，可以输出恒定电流而不产生系统错误的输出端OUT处的电压Vo的范围表示为Vov2 ^ Vo ^ Vthn+Vov2，其中Vthn 和Vov2分别表示NMOS晶体管NT2的阈值电压和过驱动电压。因此，存在问题可能大大限制输出端OUT处的电压Vo的可变范围。为了解决这样的问题，存在如图11所示的恒流电路(例如参见专利文献2)。在图11中，可以通过电平移动(level-shifting)并将输出端电压反馈到电流镜电路来扩展其中可以维持生产电力的准确性的输出端电压范围。[专利文献I]日本公开专利申请No.09-319323[专利文献2]日本公开专利申请No.2008-22721
技术实现思路
本专利技术要解决的问题另一方面，在其中提供给发光二级管的阳极端的电压降低并且恒流电路不能生产预定电流的状态下，需要检测此状态并调整提供给发光二级管的阳极端的电压。但是，在图11所示的恒流电路中，检测输出晶体管工作在饱和区域的最小电压。 因此，在恒流电路变得不能输出预定电流之前调整提供给发光二级管的阳极端的电压。因此，效率差。考虑到以上情况做出本专利技术，并且本专利技术可以提供恒流电路和使用该恒流电路的发光二级管驱动器件，其可以实质上扩展输出高度准确的输出电流的输出端处的操作电压 范围，并且还提闻效率。解决问题的手段根据本专利技术的方面，提供了产生预定的恒定电流并将该预定的恒定电流提供给负 载的恒流电路。该恒流电路包括由MOS晶体管构成的第一晶体管，使得根据输入到该第一 晶体管的栅极的控制信号的电流流动；由MOS晶体管构成的第二晶体管，具有与第一晶体 管相同的导电类型，该第二晶体管的栅极和源极分别对应于并且连接到所述第一晶体管的 栅极和源极，所述第二晶体管的漏极连接到负载，所述第二晶体管向该负载提供电流，该电 流是根据输入到所述第二晶体管的栅极的控制信号；以及调压电路部分，根据所述第二晶 体管的漏极电压控制所述第一晶体管的漏极电压。所述恒流电路还包括恒定电流产生电 路部分，由经由所述调压电路部分向所述第一晶体管提供预定的第一恒定电流的第一电流 源构成；电平移动电路部分，对所述调压电路部分和所述恒定电流产生电路部分之间的连 接部分的电压进行电平移动，并且向所述第一晶体管和所述第二晶体管的栅极输出电平移 动过的电压；以及检测电路部分，在所述第一晶体管和所述第二晶体管的至少一个工作在 线性区域中时，确定所述第一晶体管和所述第二晶体管的至少一个是否不能输出与所述第 一恒定电流成比例的电流。此外，所述检测电路部分通过在所本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.29 JP 2010-1479821.一种恒流电路，产生预定的恒定电流并将该预定的恒定电流提供给负载，该恒流电路包括 由MOS晶体管构成的第一晶体管，使得根据输入到该第一晶体管的栅极的控制信号的电流流动； 由MOS晶体管构成的第二晶体管，具有与第一晶体管相同的导电类型，该第二晶体管的栅极和源极分别对应于并且连接到所述第一晶体管的栅极和源极，所述第二晶体管的漏极连接到负载，所述第二晶体管向该负载提供电流，该电流是根据输入到所述第二晶体管的栅极的控制信号； 调压电路部分，根据所述第二晶体管的漏极电压控制所述第一晶体管的漏极电压； 恒定电流产生电路部分，由经由所述调压电路部分向所述第一晶体管提供预定的第一恒定电流的第一电流源构成； 电平移动电路部分，对所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的电压进行电平移动，并且向所述第一晶体管和所述第二晶体管的栅极输出被电平移动过的电压；以及 检测电路部分，在所述第一晶体管和所述第二晶体管的至少一个工作在线性区域中时，确定所述第一晶体管和所述第二晶体管的至少一个是否不能输出与所述第一恒定电流成比例的电流， 其中，所述检测电路部分通过在所述调压电路部分和所述恒定电流产生电路部分之间的连接部分处的电压和预定参考电压之间进行电压比较来进行确定。2.根据权利要求1的恒流电路， 其中所述检测电路部分产生具有与所述第一恒定电流相同的电流值的第四恒定电流，将所述第四恒定电流提供给具有与所述第一晶体管相同的导电类型的第六晶体管，并将所述第六晶体管的输入端的电压设置为参考电压，通过对所述第六晶体管的输入端的电压进行电平移动而获得所述电压，所述第四恒定电流被输入到所述输入端，并且将被电平移动过的电压输入到所述第六晶体管的栅极。3.根据权利要求1或2的恒流电路， 其中所述电平移动电路部分包括 第三晶体管，由MOS晶体管构成，并且具有连接到所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的栅极，以及 第二恒流源，向所述第三晶体管提供预定的第二恒定电流，以及所述第三晶体管和所述第二恒流源形成源极跟随器电路，并且所述第三晶体管和所述第二恒流源之间的连接部分连接到所述第一晶体管和所述第二晶体管的栅极，以便所述电平移动电路部分将所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的电压电平移动达所述第三晶体管的栅极-源极电压。4.根据权利要求3的恒流电路， 其中所述检测电路部分包括 由MOS晶体管构成的所述第六晶体管，其使得根据输入到所述第六晶体管的栅极的控制信号的电流流动， 第四电流源，向所述第六晶体管提供预定的第四恒定电流，电平移动电路，对所述第六晶体管和所述第四电流源之间的连接部分的电压进行电平移动，并向所述第六晶体管的栅极输出电平移动过的电压，以及 电压比较电路，在参考电压和所述调压电路部分与所述恒定电流产生电路部分之间的连接部分的电压之间进行电压比较，并产生和输出指示电压比较的结果的信号，所述参考电压是所述第六晶体管和所述第四电流源之间的连接部分的电压。5.根据权利要求4的恒流电路， 其中所述电平移动电路包括 第七晶体管，具有连接到所述第六晶体管和所述第四电流源之间的连接部分的栅极，并且由具有与所述第三晶体管相同的导电类型的MOS晶体管构成，以及第五恒流源，向所述第七晶体管提供预定的第五恒定电流，以及所述第七晶体管和所述第五恒流源形成源极跟随器电路，并且所述第七晶体管和所述第五恒流源之间的连接部分连接到所述第六晶体管的栅极，以便所述电平移动电路将所述第七晶体管和所述第五恒流源之间的连接部分的电压电平移动达所述第七晶体管的栅极-源极电压。6.根据权利要求5的恒流电路， 其中所述第七晶体管的电流放大倍数小于所述第三晶体管的电流放大倍数。7.根据权利要求5的恒流电路， 其中所述第七晶体管的阈值大于所述第三晶体管的阈值。8.根据权利要求5到7的任意一项的恒流电路， 其中所述第五恒流源产生具有大于所述第二恒定电流的电流值的电流值的第五恒定电流。9.根据权利要求1到8的任意一项的恒流电路， 其中所述调压电路部分包括 第四晶体管，连接在所述恒定电流产生电...

【专利技术属性】
技术研发人员：野田一平，
申请(专利权)人：株式会社理光，
类型：
国别省市：