能隙参考电压电路制造技术

本发明专利技术提供一种能隙参考电压电路，包含起动子电路、能隙电压子电路及辅助子电路；该能隙电压子电路包含运算放大器；该运算放大器包含输出端、反相输入端及非反相输入端；该辅助子电路包含第一晶体管。当该第一晶体管导通时，该反相输入端的电位与该非反相输入端的电位之间产生微小压差，因此能正确且快速地产生能隙参考电压。

【技术实现步骤摘要】
能隙参考电压电路
本专利技术有关一种参考电压电路，特别是一种能隙参考电压电路。
技术介绍
参考电压是指电路中一个与电源供给、温度漂移、制程漂移、时间等无关，能保持 始终恒定的一个电压；参考电压可以被应用于电源供应系统的稳压器以及许多其它例如测 量、控制系统等地方；参考电压的误差大小在不同的应用中有所不同，例如在一般的计算器 电源供应系统里，参考电压误差不大于其标准值的百分之一，而实验室的参考电压标准则 拥有更高的稳定性和精确度。以往参考电压可利用电阻分压或晶体管自我偏压的方式产生；但是这样产生出来 的参考电压容易受工作电压或温度改变，且受制程变异影响的程度也很大。后来，专利技术了能隙参考电压，其原理为在电路中配置具有正温度系数特性与负温 度系数特性的组件，并利用其电压产生与温度无关的电压，即称为能隙参考电压。目前产生能隙参考电压的电路通常包含两个部分起动电路及能隙电压产生电 路；起动电路的功能是在整体电路尚未起动并刚接上电源时，唤醒整个电路；当整个电路 被唤醒并产生能隙参考电压之后，起动电路必须被关闭。然而，目前产生能隙参考电压的电路的缺点是，起动电路与能隙电压产生电路彼 此的开启及关闭时间容易出错；例如，起动电路已关闭，但能隙电压产生电路却未能产生出 能隙参考电压；或是能隙电压产生电路已经能够产生出能隙参考电压，但是起动电路却尚 未关闭；这些情况都会使得在产生能隙参考电压时发生错误；另外，产生能隙参考电压的 时间也显得过长而不够快速。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种能隙参考电压电路，能够正确且快速 地产生能隙参考电压。为达到上述目的，本专利技术的能隙参考电压电路应用于高电位端及低电位端，该能 隙参考电压电路包含第一电位端；第二电位端；起动子电路，电性连接至该第一电位端及 该第二电位端；能隙电压子电路，电性连接至该第一电位端、该第二电位端及该起动子电 路，该能隙电压子电路包含运算放大器及能隙参考电压输出端，该运算放大器包含运算放 大器输出端、运算放大器反相输入端及运算放大器非反相输入端；及辅助子电路，电性连接 至该第一电位端、该第二电位端、该起动子电路及该能隙电压子电路，该辅助子电路包含 储电组件，包含储电组件第一端及储电组件第二端，该储电组件第二端电性连接至该第二 电位端；第一晶体管，包含第一晶体管第一端、第一晶体管第二端及第一晶体管第三端，该 第一晶体管第一端电性连接至该运算放大器非反相输入端，该第一晶体管第二端电性连接 至该储电组件第一端，该第一晶体管第三端电性连接至该第二电位端；及第二晶体管，包 含第二晶体管第一端、第二晶体管第二端及第二晶体管第三端，该第二晶体管第一端电性连接至该第一电位端，该第二晶体管第二端电性连接至该运算放大器输出端，该第二晶体 管第三端电性连接至该储电组件第一端。其中当该第一电位端电性连接至该高电位端，且 该第二电位端电性连接至该低电位端之后，该储电组件通过该第二晶体管被该高电位端充 电；当该储电组件被充电以至于该储电组件第一端的电位能导通该第一晶体管时，该运算 放大器非反相输入端电性连接至该低电位端，借此该运算放大器反相输入端与该运算放大 器非反相输入端的电位之间产生微小压差，经过该运算放大器后从该运算放大器输出端输 出电压；借此，该能隙电压子电路自该能隙参考电压输出端输出能隙参考电压。进一步地，所述辅助子电路还包含第三晶体管，该第三晶体管包含第三晶体管第 一端、第三晶体管第二端及第三晶体管第三端，该第三晶体管第一端电性连接至所述储电 组件第一端，该第三晶体管第二端电性连接至所述起动子电路，该第三晶体管第三端电性 连接至所述第二电位端；其中当所述第一电位端电性连接至所述高电位端，该第二电位端 电性连接至所述低电位端之后，且在所述储电组件通过所述第二晶体管被该高电位端充电 之前，该起动子电路侦知该第一电位端电性连接至该高电位端且该第二电位端电性连接至 该低电位端并控制该第三晶体管导通，使得该储电组件第一端电性连接至该第二电位端。进一步地，所述辅助子电路还包含第四晶体管，该第四晶体管包含第四晶体管第 一端、第四晶体管第二端及第四晶体管第三端，该第四晶体管第一端电性连接至所述储电 组件第一端，该第四晶体管第二端电性连接至所述能隙电压子电路，该第四晶体管第三端 电性连接至所述第二电位端；其中在该能隙电压子电路产生所述能隙参考电压之后，该能 隙电压子电路控制该第四晶体管导通，使得该储电组件第一端电性连接至该第二电位端。进一步地，所述能隙电压子电路还包含第五晶体管，包含第五晶体管第一端、第 五晶体管第二端及第五晶体管第三端，该第五晶体管第一端电性连接至所述第一电位端， 该第五晶体管第二端电性连接至所述运算放大器输出端，该第五晶体管第三端电性连接至 所述运算放大器反相输入端；第六晶体管，包含第六晶体管第一端、第六晶体管第二端及第 六晶体管第三端，该第六晶体管第一端电性连接至该第一电位端，该第六晶体管第二端电 性连接至该运算放大器输出端，该第六晶体管第三端电性连接至所述运算放大器非反相输 入端；及第七晶体管，包含第七晶体管第一端、第七晶体管第二端及第七晶体管第三端，该 第七晶体管第一端电性连接至该第一电位端，该第七晶体管第二端电性连接至该运算放大 器输出端，该第七晶体管第三端电性连接至所述第四晶体管第二端。进一步地，所述能隙电压子电路还包含第八晶体管，包含第八晶体管第一端、第 八晶体管第二端及第八晶体管第三端，该第八晶体管第一端电性连接至所述运算放大器反 相输入端，该第八晶体管第二端电性连接至所述第二电位端，该第八晶体管第三端电性连 接至该第二电位端；及第九晶体管，包含第九晶体管第一端、第九晶体管第二端及第九晶体 管第三端，该第九晶体管第二端电性连接至该第二电位端，该第九晶体管第三端电性连接 至该第二电位端。进一步地，所述能隙电压子电路还包含第一电阻，电性连接在所述运算放大器反 相输入端及所述第二电位端之间；第二电阻，电性连接在所述运算放大器非反相输入端及 所述第九晶体管第一端之间；第三电阻，电性连接在该运算放大器非反相输入端及该第二 电位端之间；第四电阻，电性连接在所述第七晶体管第三端及所述能隙参考电压输出端之 间；及第五电阻，电性连接在该能隙参考电压输出端及该第二电位端之间。进一步地，所述起动子电路包含第六电阻，电性连接在所述第一电位端及所述第三晶体管第二端之间；第十晶体管，包含第十晶体管第一端、第十晶体管第二端及第十晶体管第三端，该第十晶体管第一端电性连接至该第一电位端，该第十晶体管第二端电性连接至所述运算放大器输出端；及第十一晶体管，包含第十一晶体管第一端、第十一晶体管第二端及第十一晶体管第三端，该第十一晶体管第一端电性连接至该运算放大器输出端，该第十一晶体管第二端电性连接至该第三晶体管第二端，该第十一晶体管第三端电性连接至所述第二电位端。进一步地，所述起动子电路还包含第十二晶体管，包含第十二晶体管第一端、第十二晶体管第二端及第十二晶体管第三端，该第十二晶体管第一端电性连接至所述第三晶体管第二端，该第十二晶体管第二端电性连接至所述第十晶体管第三端，该第十二晶体管第三端电性连接至所述第二电位端；及第十三晶体管，包含第十三晶体管第一端、第十三晶体管第二端及第十本文档来自技高网...

【技术保护点】
一种能隙参考电压电路，其特征在于，应用于高电位端及低电位端，该能隙参考电压电路包含：第一电位端；第二电位端；起动子电路，电性连接至该第一电位端及该第二电位端；能隙电压子电路，电性连接至该第一电位端、该第二电位端及该起动子电路，该能隙电压子电路包含运算放大器及能隙参考电压输出端，该运算放大器包含运算放大器输出端、运算放大器反相输入端及运算放大器非反相输入端；及辅助子电路，电性连接至该第一电位端、该第二电位端、该起动子电路及该能隙电压子电路，该辅助子电路包含：储电组件，包含储电组件第一端及储电组件第二端，该储电组件第二端电性连接至该第二电位端；第一晶体管，包含第一晶体管第一端、第一晶体管第二端及第一晶体管第三端，该第一晶体管第一端电性连接至该运算放大器非反相输入端，该第一晶体管第二端电性连接至该储电组件第一端，该第一晶体管第三端电性连接至该第二电位端；及第二晶体管，包含第二晶体管第一端、第二晶体管第二端及第二晶体管第三端，该第二晶体管第一端电性连接至该第一电位端，该第二晶体管第二端电性连接至该运算放大器输出端，该第二晶体管第三端电性连接至该储电组件第一端，其中当该第一电位端电性连接至该高电位端，且该第二电位端电性连接至该低电位端之后，该储电组件通过该第二晶体管被该高电位端充电；当该储电组件被充电以至于该储电组件第一端的电位能导通该第一晶体管时，该运算放大器非反相输入端电性连接至该低电位端，借此该运算放大器反相输入端与该 运算放大器非反相输入端的电位之间产生微小压差，经过该运算放大器后从该运算放大器输出端输出电压；借此，该能隙电压子电路自该能隙参考电压输出端输出能隙参考电压。...

【技术特征摘要】

【专利技术属性】
技术研发人员：魏世忠，
申请(专利权)人：晶宏半导体股份有限公司，
类型：发明
国别省市：