一种磁性隧道结MTJ存储元件包括钉扎层堆叠(520)和功能层。所述钉扎层堆叠由多个层形成，其中至少一个层包括底部钉扎层(206a、206b)、耦合层(208)和顶部钉扎层(210a、210b)。所述功能层(540、560)安置于所述底部钉扎层和/或所述顶部钉扎层中。
【技术实现步骤摘要】
【国外来华专利技术】
所揭示的实施例涉及在磁性隧道结(MTJ)存储元件中采用改进的钉扎层堆叠，所述MTJ存储元件可在自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元中使用。
技术介绍
磁阻随机存取存储器(MRAM)是使用磁性元件的非易失性存储器技术。举例来说，自旋力矩转移磁阻随机存取存储器(STT-MRAM)使用电子，在所述电子穿过薄膜(自旋过滤器)时所述电子变为被自旋极化。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)以及自旋动量转移(SMT-RAM)。 图I说明常规STT-MRAM位单元100。SIT-MRAM位单元100包含磁性隧道结(MTJ)存储元件105、晶体管101、位线102和字线103。MTJ存储元件例如由至少两个铁磁层(钉扎层和自由层)形成，所述至少两个铁磁层各自可保持磁场或极化且由薄的非磁性绝缘层(隧穿势垒)分离。由于在施加到铁磁层的偏置电压下的隧穿效应，来自所述两个铁磁层的电子可穿透所述隧穿势垒。自由层的磁性极化可反转，使得钉扎层和自由层的极性大体上对准(平行)或相反(反平行)。穿过MTJ的电路径的电阻将取决于钉扎层和自由层的极化的对准而变化。此电阻变化可用以对位单元100进行编程和读取。STT-MRAM位单元100还包含源极线104、读出放大器108、读取/写入电路106和位线参考107。所属领域的技术人员将了解存储器单元100的操作和构造。举例来说，位单元100可经编程以使得二进制值“I”与其中自由层的极性平行于钉扎层的极性的操作状态相关联。对应地，二进制值“0”可与所述两个铁磁层之间的反平行操作相关联。因此可通过改变自由层的极性而将二进制值写入到位单元。图2更详细说明MTJ单元105的常规设计。首先在底部电极202上形成反铁磁(AF)层204，且随后在AF层204的顶部上形成钉扎层堆叠220。AF层204可由例如钼锰(PtMn)合金形成。钉扎层堆叠220以固定磁性极化“钉扎”以形成钉扎层。钉扎层堆叠可包含一个或一个以上层。钉扎层堆叠220可有时称为复合AF钉扎层或“合成” AF(SAF)钉扎层。钉扎层堆叠220可包含通常由例如钴铁(CoFe)和/或钴铁硼(CoFeB)等金属合金形成的底部钉扎层206、通常由例如钌(Ru)等非磁性金属形成的耦合层208，以及通常由例如CoFe和/或CoFeB等金属合金形成的顶部钉扎层210。隧穿势鱼层212由钉扎层堆叠220的顶部上的例如氧化镁(MgO)等金属氧化物的绝缘体形成。具有可变磁性极化的自由层214形成于势垒层212的顶部上。在一些设计中，例如钽(Ta)等罩盖或硬掩模层216形成于自由层214的顶部上。图2的常规MTJ设计具有若干缺点。一个缺点在于，高温后端过程可能允许不希望的材料从一个层到另一层的扩散。举例来说，用于设定PtMnAF层204的所要磁矩的高温退火过程可使Mn原子移动且允许其从AF层204扩散到底部钉扎层206、耦合层208、顶部钉扎层210中，且甚至远达隧穿势垒层212。耦合层208的Ru原子可因一个或一个以上高温后端过程而类似地遍及各种其它层而扩散。不希望的元素遍及MTJ堆叠的扩散可抑制或破坏钉扎层堆叠220的反铁磁耦合，衰减AF层204与钉扎层堆叠220之间的交换耦合，损坏层间界面(导致不良的热稳定性等)，减少MTJ单元的磁阻，或甚至使MTJ单元无法在状态之间切换。因此，需要一种用于可在STT-MRAM单元中使用的MTJ存储元件的经改进的钉扎层堆叠。
技术实现思路
本专利技术的示范性实施例是针对用于可在自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元中使用的磁性隧道结(MTJ)存储元件中的经改善的钉扎层堆叠的系统和方法。在一个实施例中，一种MTJ存储兀件包括钉扎层堆叠和第一功能层。所述钉扎层堆叠由多个层形成，所述多个层包括底部钉扎层、耦合层和顶部钉扎层。所述第一功能层安置于所述底部钉扎层或所述顶部钉扎层中。 在另一实施例中，一种形成MTJ存储元件的方法包括沉积且形成包括底部钉扎层、耦合层和顶部钉扎层的多个层以形成钉扎层堆叠；以及沉积且形成安置于所述底部钉扎层或所述顶部钉扎层中的第一功能层。在另一实施例中，一种MTJ存储元件包括钉扎层堆叠和用于保护所述钉扎层堆叠的第一装置。所述钉扎层堆叠由多个层形成，所述多个层包括底部钉扎层、耦合层和顶部钉扎层。所述第一装置安置于所述底部钉扎层或所述顶部钉扎层中。在另一实施例中，一种形成MTJ存储元件的方法包括用于沉积且形成包括底部钉扎层、耦合层和顶部钉扎层的多个层以形成钉扎层堆叠的步骤；以及用于沉积且形成安置于所述底部钉扎层或所述顶部钉扎层中的第一功能层的步骤。附图说明呈现附图以帮助描述本专利技术的实施例，且提供附图仅用于说明实施例而不是限制实施例。图I说明常规STT-MRAM位单元。图2更详细说明MTJ单元的常规设计。图3说明根据实例实施例的包含安置于钉扎层堆叠的底部钉扎层中的功能层的MTJ单元。图4说明根据实例实施例的包含安置于钉扎层堆叠的顶部钉扎层中的功能层的MTJ单元。图5说明根据实例实施例的包含安置于钉扎层堆叠的底部钉扎层中的功能层和安置于钉扎层堆叠的顶部钉扎层中的功能层两者的MTJ单元。图6说明根据实例实施例的包含扩散势垒功能层的MTJ单元。图7说明根据实例实施例的包含结晶增强功能层的MTJ单元。图8说明根据实例实施例的包含补充功能层的MTJ单元。图9说明根据实例实施例的包含安置于钉扎层堆叠的底部钉扎层中的两个功能层和安置于钉扎层堆叠的顶部钉扎层中的两个功能层的MTJ单元。图10说明根据实例实施例的包含安置于钉扎层堆叠的底部钉扎层中的两个功能层和安置于钉扎层堆叠的顶部钉扎层中的两个功能层的另一 MTJ单元。图11说明根据实例实施例的形成MTJ单元的方法。具体实施例方式在针对本专利技术的具体实施例的以下描述和相关图式中揭示本专利技术的方面。在不脱离本专利技术的范围的情况下可设想替代实施例。另外，将不会详细描述或者将省略本专利技术的众所周知的元件，以便不混淆本专利技术的相关细节。本文使用词语“示范性”来表示“充当实例、例子或说明”。本文描述为“示范性”的任何实施例都不一定解释为比其它实施例优选或有利。同样，术语“本专利技术的实施例”不要求本专利技术的所有实施例都包含所论述的特征、优点或操作模式。本文使用的术语是仅为了描述特定实施例的目的，且既定不限制本专利技术的实施例。 如本文使用，单数形式“一”和“所述”既定也包含复数形式，除非上下文另外明确指示。将进一步了解，术语“包括”和/或“包含”在本文中使用时指定所陈述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。所揭示的实施例认识到，在常规方法的情况下，来自一个层的材料可能因例行高温后端制造过程而不希望地扩散到一个或一个以上其它层中。此些材料的扩散导致可在自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元中使用的磁性隧道结(MTJ)存储元件中的若干有害效应，例如抑制或破坏给定层堆叠的反铁磁耦合，衰减两个给定层之间的交换耦合，损坏层间边界(导致不良的热稳定性等)，减少MTJ的磁阻，或甚至使MTJ不能在状态之间切换。因此，本文本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：陈维川，升·H·康，朱晓春，李霞，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。