一种是电子产品中eMMC的上电电路，包括电源控制电路和放电电路两部分；其中电源控制电路包括电阻R1、电阻R2、电阻R5，三极管Q3、PMOS管Q1、电容C344；其中放电电路包括电阻R3和NMOS管Q2；其中电阻R5一端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻R1、PMOS管Q1的栅极、电容C344、放电电路中的NMOS管Q2的栅级。本发明专利技术使得eMMC?Flash得到可靠的复位上电，并且在系统下电后快速放电，提高了系统的稳定性。
【技术实现步骤摘要】
本专利技术属于电子产品的电路领域，具体是指一种是电子产品中eMMC的上电电路。
技术介绍
eMMC (Embedded MultiMediaCard)为MMC协会所订立的内嵌式存储器标准规格。eMMC的一个明显优势是在封装中集成了一个控制器，它提供标准接口并管理闪存，使得厂商能专注于产品开发的其他部分，并缩短向市场推出产品的时间。Nand Flash内存是Flash内存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand Flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，包括数码相机、MP3随身听记忆卡、体积小巧的U盘、平板电脑等。但由于Nand Flash芯片的不同品牌包括三星(Samsung)、东芝(Toshiba)、海力士(Hynix)或美光(Micron)等，而且 Nand Flash 制程技术更新换代快，平均每年都会推陈出新，所以在使用时都需要根据每家公司的产品和技术特性来重新设计。这对于需要快速推出产品的消费类电子来说，无疑是浪费了时间，延误了开发周期。因此，像eMMC这种把所有存储器和管理Nand Flash的控制芯片都包在一颗MCP上的概念，逐渐风行起来。旧设计的eMMC没有专门的复位信号，芯片的复位是通过上电后，软件写入Reset指令来实现的。该技术在存储设备烧写程序后需要重启的情况下，或是数码产品快速上下电的情况下，会出现上电不完全，或是电荷泄放不完全的情况，影响到电子产品的正常使用。新设计的eMMC设计中已经增加了专门的复位信号。但是现在市面上新旧两种设计的eMMC都还在流通，这对电子产品的物料替换产生了很大的困难，有可能出现上一批产品正常，第二批产品不正常的问题。有鉴于此，本专利技术人针对现有技术的缺陷深入研究，并有本案产生。
技术实现思路
本专利技术所要解决的技术问题在于提供一种电子产品中eMMC的上电电路，使得eMMC Flash得到可靠的复位上电，并且在系统下电后快速放电，提高了系统的稳定性。本专利技术采用以下技术方案解决上述技术问题一种是电子产品中eMMC的上电电路，包括电源控制电路和放电电路两部分；其中电源控制电路包括电阻R1、电阻R2、电阻R5，三极管Q3、PMOS管Q1、电容C344 ;其中电阻R5 —端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻Rl、PMOS管Ql的栅极、电容C344、放电电路中的NMOS管Q2的栅级；PM0S管Ql的漏极分别连接电阻R1、电容C344、以及VCC30 ；PM0S管Ql的源极连接放电电路的电阻R3、以及VCC_FLASH ；其中放电电路包括电阻R3和NMOS管Q2 ;电阻R3 —端连接VCC_FLASH，另一端连接NMOS管Q2的漏极，NMOS管Q2的源极接地；其中三极管Q3型号为3904，PMOS管Ql型号为WPM2341，NMOS管Q2的型号为WNM2016 ；其中电容C344型号为C0603。所述电阻R1、R2、R3、R5的型号均为R0603。所述三极管Q3、PMOS管Ql、NMOS管Q2的封装尺寸为S0T23。所述电容C344容量为0. IuF0本专利技术的优点在于本专利技术使得eMMC的上电复位可控，并且让eMMC能在快速上下电的情况下，泄放内部电荷，保证它的上电可靠，提高了系统的稳定性，解决了量产中遇到的物料替换问题。 附图说明下面参照附图结合实施例对本专利技术作进一步的描述。图I是本专利技术电路结构示意图。具体实施方式如图I所示，一种是电子产品中eMMC的上电电路，包括电源控制电路和放电电路两部分；其中电源控制电路包括电阻Rl (阻值100K)、电阻R2 (阻值10K)、电阻R5 (阻值10K)，三极管Q3、PM0S管Q1、电容C344 (容量0. IuF);其中电阻R5—端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻RUPMOS管Ql的栅极、电容C344、放电电路中的NMOS管Q2的栅级；PM0S管Ql的漏极分别连接电阻R1、电容C344、以及VCC30 ；PM0S管Ql的源极连接放电电路的电阻R3、以及VCC_FLASH ；其中放电电路包括电阻R3(阻值33R)和NMOS管Q2 ；电阻R3 —端连接VCC_FLASH，另一端连接NMOS管Q2的漏极，NMOS管Q2的源极接地；其中三极管Q3型号为3904，PMOS管Ql型号为WPM2341，NMOS管Q2的型号为WNM2016 ；其中电容C344型号为C0603。所述电阻Rl、R2、R3、R5的型号均为R0603。电阻R5的阻值只要能保证三极管Q3完全导通时的基极电流就行了，一般常用4. 7K-47K的电阻；电阻R3的阻值可以在100R以内，阻值越小放电越快；电阻Rl、R2的阻值可变，但要保证在三极管Q3导通时，电阻Rl两端的电压要大于PMOS管Ql的导通闕值电压，即Vgs>2. 5V。又因为Vgs越大，匪OS管Q2导通电阻电阻越小，损耗也越小，且考虑到功耗，所以电阻Rl可以在10K-100K选取，电阻R2对应在1K-10K选取 所述三极管Q3、PMOS管Ql、NMOS管Q2的封装尺寸为S0T23。电源控制电路由PMOS管Ql控制电源电路导通，由电阻R5、三极管Q3产生控制信号，由电阻Rl、R2分压电路设置控制PMOS管Ql导通的Vgs电平。放电电路NMOS管Q2控制电荷放电电路导通，电阻R3做为放电电路的负载电阻。在系统上电前，SYS_RESET引脚为低电平，三极管Q3截止，此时PMOS管Ql的栅极因为电阻Rl的上拉所以为高电平，PMOS管Ql的Vgs=Ov,所以PMOS管Ql截止，eMMC不上电。又因为此时NMOS管Q2的栅极为高电平，Vgs=3V，所以NMOS管Q2导通，通过电阻Rl组成放电回路，泄放eMMC内部电荷。当电路上电并开始稳定工作时，SYS_RESET输出高电平，控制三极管Q3导通，电阻RU R2 形成分压，PMOS 管 Ql 的 Vgs=-3V，所以 PMOS 管 Ql 导通，VCC_FLASH=VCC30, NMOS 管Q2的栅极为低电平，Vgs=O. 3V，NMOS管Q2截止，eMMC开始上电。采用本专利技术的方案后，eMMC Flash可以得到可靠的复位上电，并且能在系统下电后快速放电，提高了系统的稳定性，解决了量产中遇到的物料替换问题。以上所述仅为本专利技术的较佳实施用例而已，并非用于限定本专利技术的保护范图。凡 在本专利技术的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本专利技术的保护范围之内。权利要求1.一种是电子产品中e丽C的上电电路，其特征在于包括电源控制电路和放电电路两部分； 其中电源控制电路包括电阻R1、电阻R2、电阻R5，三极管Q3、PM0S管Ql、电容C344 ;其中电阻R5 —端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻RUPMOS管Ql的栅极、电容C本文档来自技高网...
【技术保护点】
一种是电子产品中eMMC的上电电路，其特征在于：包括电源控制电路和放电电路两部分；其中电源控制电路包括电阻R1、电阻R2、电阻R5，三极管Q3、PMOS管Q1、电容C344；其中电阻R5一端连接到SYS_RESET，另一端连接到三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极连接电阻R2，电阻R2的另一端分别连接电阻R1、PMOS管Q1的栅极、电容C344、放电电路中的NMOS管Q2的栅级；PMOS管Q1的漏极分别连接电阻R1、电容C344、以及VCC30；PMOS管Q1的源极连接放电电路的电阻R3、以及VCC_FLASH；其中放电电路包括电阻R3和NMOS管Q2；电阻R3一端连接VCC_FLASH，另一端连接NMOS管Q2的漏极，NMOS管Q2的源极接地；其中三极管Q3型号为3904，PMOS管Q1型号为WPM2341，NMOS管Q2的型号为WNM2016；其中电容C344型号为C0603。
【技术特征摘要】
【专利技术属性】
技术研发人员：林旭，
申请(专利权)人：福州瑞芯微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。