本发明专利技术公开了一种阵列基板、阵列基板制造方法及显示装置，其阵列基板包括：衬底基板，形成于所述衬底基板上的薄膜晶体管、栅线、数据线以及像素电极，所述薄膜晶体管包括：依次形成于所述衬底基板上的底栅极、第一栅绝缘层、有源层、第二栅绝缘层、顶栅极、栅隔离层以及源电极、漏电极；其中，所述源电极和漏电极通过穿过所述栅隔离层和第二栅绝缘层的第一过孔和第二孔，与所述有源层相接触；所述像素电极与所述漏电极相接触。本发明专利技术在选择合适的硅膜条件下可以实现上下表面同时形成反型层，在硅膜全耗尽的情况下，上下表面的反型层中的载流子浓度随栅压的增大会急剧增加，其驱动能力和亚域特性、频率响应特性更接近理想状态。
【技术实现步骤摘要】
本专利技术涉及显示
，特别涉及一种阵列基板、阵列基板制作方法及显示装置。
技术介绍
随着信息和网络的发展，电子显示技术已经作为一种被广泛应用的技术。目前应用广泛的有 LCD (Liquid Crystal Display)显不设备，以及 AMOLED (Active Matrix/Organic Light Emitting Diode)。通常IXD及AMOLED显示设备的驱动方式采用有源矩阵驱动技术，如TFT (Thin Film Transistor)阵列基板驱动的方式。现有的阵列基板均采用单侧栅结构，单侧栅的阵列基板在导通的情况下仅在靠近栅的一侧有导电沟道存在，而且电子在运输过程中受到散射的几率大，导致迁移率不高，限制了阵列基板的性能。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是，针对现有技术的不足，提供一种阵列基板、阵列基板制作方法及显示装置，以提高阵列基板的性能以及改善阵列基板的驱动能力、亚域特性。(二)技术方案为解决上述问题，本专利技术提供一种阵列基板，包括衬底基板，形成于所述衬底基板上的薄膜晶体管、栅线、数据线以及像素电极，所述薄膜晶体管包括依次形成于所述衬底基板上的底栅极、第一栅绝缘层、有源层、第二栅绝缘层、顶栅极、栅隔离层以及源电极、漏电极；其中，所述源电极和漏电极通过穿过所述栅隔离层和第二栅绝缘层的第一过孔和第二孔，与所述有源层相接触；所述像素电极与所述漏电极相接触。其中，所述阵列基板还包括位于所述薄膜晶体管和所述像素电极之间的平坦层，所述平坦层不覆盖所述漏电极与所述像素电极相接触所通过的第三过孔。其中，还包括镍层，所述镍层设置在所述源电极与所述有源层之间和/或所述漏电极与所述有源层之间。其中，所述顶栅极的厚度为150nm-300nm。优选地，所述顶栅极的厚度为200nm。其中，所述镍层厚度为20nm-25nm。其中，所述有源层厚度为20nm-100nm。其中，所述栅隔离层的材料包括=SiO2和/或SiNx本专利技术还提供一种显示装置，其特征在于，包括上述的阵列基板。本专利技术还提供一种阵列基板制作方法，包括SI :在衬底基板上依次形成底栅极、第一栅绝缘层、有源层和第二栅绝缘层，其中在形成所述底栅极的同时还形成栅线；S2 :在所述第二栅绝缘层上形成有顶栅极；S3 :在所述顶栅极上依次形成有栅隔离层、源电极、漏电极及像素电极。其中，在S2之前还包括S2’ 在所述源电极与所述有源层之间和/或所述漏电极与所述有源层之间形成镍层，之后在H2气氛下对所述有源层进行2小时500°C _570°C的热处理。 其中，在S3之前还包括S3’ 对在S2’中进行过所述热处理的有源层进行掺杂处理。其中，S3具体包括在S3’工艺步骤所形成的基板上形成绝缘薄膜，通过构图工艺在源电极与所述有源层连接的区域及漏电极与所述有源层连接的区域形成第一过孔和第二过孔，所述第一过孔和第二过孔暴露出所述有源层；形成源漏金属薄膜，通过构图工艺形成源电极和漏电极的团，在形成所述源电极和所述漏电极的图案的同时还形成数据线；形成平坦层薄膜，通过构图工艺在所述平坦层薄膜上并对应漏电极区域形成第三过孔；形成透明导电薄膜，通过构图工艺形成像素电极的图案，所述像素电极与所述漏电极相接触；在所述薄膜晶体管和所述像素电极之间形成平坦层，所述平坦层不覆盖所述漏电极与所述像素电极相接触所通过的第二过孔。(三)有益效果本专利技术在选择合适的硅膜条件下可以实现上下表面同时形成反型层，在硅膜全耗尽的情况下，上下表面的反型层中的载流子浓度随栅压的增大会急剧增加，其驱动能力和亚域特性、频率响应特性更接近理想状态。附图说明图I是本专利技术实施例I的阵列基板结构示意图；图2是本专利技术实施例2的阵列基板结构示意3是本专利技术实施例4阵列基板制作方法步骤图；图4-图12为本专利技术实施例4阵列基板制作方法结构示意图；图13为本专利技术实施例5阵列基板制作方法步骤图；图14-15为本专利技术实施例5阵列基板制作方法结构示意图。其中11 :基板；12 :底栅金属；13 :第一栅绝缘层；14 :有源层；15 :镍层；16 :第二栅绝缘层；17 :顶栅金属；18 :栅隔离层；19 :源电极；110 :漏电极；111 :平坦层；112 :像素电极；第一过孔:191 ;第二过孔1101 ;第三过孔=Illl0具体实施例方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例I如图I所示，本专利技术提供一种阵列基板，包括衬底基板11，形成于所述衬底基板11上的薄膜晶体管、栅线、数据线以及像素电极112，所述薄膜晶体管包括依次形成于所述衬底基板11上的底栅极12、第一栅绝缘层13、有源层14、第二栅绝缘层16、顶栅极17、栅隔离层18以及源电极19、漏电极110，所述栅隔离层18的材料包括Si02和/或SiNx。本实施例中，在选择合适的硅膜条件下可以实现上下表面同时形成反型层，在硅膜全耗尽的情况下，上下表面的反型层中的载流子浓度随栅压的增大会急剧增加，其驱动能力和亚域特性、频率响应特性更接近理想状态。其中，所述源电极19和漏电极110通过穿过所述栅隔离层18和第二栅绝缘层16的第一过孔191和第二孔1101 (请参考附图10)，与所述有源层14相接触；所述像素电极112与所述漏电极110相接触。所述阵列基板还包括位于所述薄膜晶体管和所述像素电极112之间的平坦层111，所述平坦层111不覆盖所述漏电极110与所述像素电极112相接触所通过的第三过孔 1111 (请参考附图12)。所述顶栅金属17厚度为150nm-300nm,优选为200nm,所述有源层14为a -Si薄膜，其厚度为20nm-100nm。所述第一栅绝缘层13包括=SiO2和SiNx，其中靠近底栅极12采用的是SiNx，靠近所述有源层14的是SiO2 ；所述第二栅绝缘层16包括=SiO2和SiNx，其中靠近顶栅极17采用的是SiNx，靠近所述有源层14的是SiO2。实施例2如图2所示，本实施例的阵列基本结构与实施例I阵列基板结构基本相同，也包括衬底基板11，形成于所述衬底基板11上的薄膜晶体管、栅线、数据线以及像素电极112，所述薄膜晶体管包括依次形成于所述衬底基板11上的底栅极12、第一栅绝缘层13、有源层14、第二栅绝缘层16、顶栅极17、栅隔离层18以及源电极19、漏电极110，所述栅隔离层18 包括=SiNx0其中，所述源电极19和漏电极110通过穿过所述栅隔离层18和第二栅绝缘层16的第一过孔191和第二孔1101，与所述有源层14相接触；所述像素电极112与所述漏电极110相接触。所述阵列基板还包括位于所述薄膜晶体管和所述像素电极112之间的平坦层111，所述平坦层111不覆盖所述漏电极110与所述像素电极112相接触所通过的第三过孔1111 (请参考附图12)。所述顶栅金属17厚度为150nm-300nm,优选为200nm,所述有源层14为a -Si薄膜，其厚度为20nm-100nm。所述第一栅绝缘层13包括=SiO2和SiNx，其中靠近底栅极12采用的是SiNx，靠近所述有源层14的是SiO2 ； 所述第二栅绝缘层16包括Si02和SiNx，其中本文档来自技高网...
【技术保护点】
一种阵列基板，包括：衬底基板，形成于所述衬底基板上的薄膜晶体管、栅线、数据线以及像素电极，其特征在于，?所述薄膜晶体管包括：依次形成于所述衬底基板上的底栅极、第一栅绝缘层、有源层、第二栅绝缘层、顶栅极、栅隔离层以及源电极、漏电极；?其中，所述源电极和漏电极通过穿过所述栅隔离层和第二栅绝缘层的第一过孔和第二孔，与所述有源层相接触；所述像素电极与所述漏电极相接触。
【技术特征摘要】
【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。