一种全电子安全计算机联锁系统技术方案

本发明专利技术公开了一种全电子安全计算机联锁系统，包括铁路专用安全计算机、联锁机、控显机和电子执行单元子系统，前者包括作为主机和备机的两台安全计算机，安全计算机包括CPU板和多个通信板；CPU板的第一、第二CPU模块之间的数据传递及同步通过双口RAM和中断操作完成，CPU板和同一系当中的通信板之间通过双口RAM和中断操作交换数据。系统运行期间，第一、第二CPU模块输出用于驱动总控继电器的控制信号，总控继电器的常开触点用于控制所有通信板的板载安全继电器的动作电源。通过本发明专利技术的工作方法，该铁路专用安全计算机可实现二乘二取二架构平台的功能安全性，并实现本系和双系的短周期任务级同步，可在故障情况下无缝切换。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种全电子安全计算机联锁系统的铁路专用安全计算机。
技术介绍
近些年来，随着运输市场竞争的日趋激烈，各国铁路为实现提速、高速和重载运输，积极采用新技术，大幅度提高了通信信号设备的现代化水平，新技术不断涌现。基于软件周期同步或硬件时钟同步的，具有“三取二”或“二乘二取二”冗余结构形式的安全计算机，由于其高安全性和高可靠性在铁路信号控制领域得到了广泛的应用。图I是铁路信号控制系统的经典架构，安全计算机工作在联锁运算层，是信号控制系统的核心运算设备。欧洲国家的信号控制设备遵循统一的技术标准，该标准采用基于风险管理的系统保障方法，通过定量和定性技术手段证明系统的安全性和可靠性，其三重冗余的信号控制系统在全球范围内受到了广泛认可和推广应用。日本的铁路信号控制系统由于其出众的抗灾性，也备受关注，我国正线铁路应用的绝大多数设备是从日本引进的二乘二取二冗余系统。但是，日本的铁路信号控制系统标准没有类似于欧洲铁路标准的严格理论根据， 需要通过大量的试验、测试来证明系统的安全性。虽然欧洲和日本的信号系统执行的技术标准不一样，但是为了提高设备安全性，它们不约而同的采用了铁路专用安全计算机作为信号控制系统的核心运算设备。安全是铁路运输永恒的主题，我国经济在近二十年中快速发展，铁路运输为了适应经济的发展速度，通过各种方式提高运量，不断提速，我国十一五和十二五规划都做了大量投入，但这期间也发生了多次安全事故，引起了全社会对铁路安全的反思。应用成熟的技术和安全机制，不断提高信号设备的安全性，特别是核心安全平台的安全性是经济建设和社会发展必然的需求。我国铁路虽然取得了长足的发展，但是面临缺乏核心技术，特别是安全平台核心技术的窘境。现在欧洲铁路标准和安全评估机制作为世界通用标准受到认可， 这也是我国铁路发展核心技术的契机。
技术实现思路
本专利技术的目的在于解决我国铁路信号控制核心运算设备发展落后的现状，提供一种具有针对性设计的铁路专用安全计算机的全电子安全计算机联锁系统。本专利技术采用的技术方案为一种全电子安全计算机联锁系统，包括联锁机、控显机、铁路专用安全计算机和电子执行单元子系统，所述铁路专用安全计算机包括两台安全计算机，分别作为主机和备机，所述安全计算机包括CPU板，以及至少包括双系切换通信板、双系通信板、与电子执行单元子系统进行通信的电子单元通信板和与控显机进行通信的控显机通信板在内的多个通信板；所述CPU板包括由不同电源模块供电的第一、第二 CPU模块,第一、第二 CPU模块间的数据传递及同步通过二者所在的双口 RAM和内部中断操作完成，所述通信板包括第一、第二通信控制器，第一 CPU模块所在的第一双口 RAM和第二 CPU模块所在的第二双口 RAM,以及第一通信控制器所在的第一通信双口 RAM和第二通信控制器所在的第二通信双口 RAM均挂在背板总线上；CPU板和通信板之间通过各自所在的双口 RAM和板间中断操作交换数据，当CPU 板向作为接收方的通信板输出一类数据时，第一 CPU模块将所述一类数据通过背板总线直接写入作为接收方的通信板的第一、第二通信控制器所在的第一、第二通信双口 RAM中，同时，第一 CPU模块通知作为接收方的通信板的第一和第二通信控制器已发送所述一类数据；第二 CPU模块将所述一类数据通过背板总线直接写入作为接收方的通信板的第一、第二通信控制器所在的第一、第二通信双口 RAM中，同时，第二 CPU模块通知作为接收方的通信板的第一和第二通信控制器已发送所述一类数据；当一作为发送方的通信板的第一通信控制器收到二类数据后，直接将二类数据通过背板总线写入第一、第二 CPU模块所在的第一第二双口 RAM中，之后向第一、第二 CPU模块触发数据到达的板间中断；当一作为发送方的通信板的第二通信控制器收到二类数据后，直接将二类数据通过背板总线写入第一、第二 CPU模块所在的第一、第二双口 RAM中，之后向第一、第二 CPU模块触发数据到达的板间中断；系统运行期间，第一、第二 CPU模块输出用于驱动总控继电器的控制信号,使总控继电器在第一及/或第二 CPU模块出现故障的情况下失电；所述总控继电器的常开触点用于控制所有通信板的板载安全继电器的动作电源，当CPU板正常时，总控继电器的常开触点通过背板总线输出驱动所有通信板的板载继电器得电的工作电压，当CPU板出现异常时，总控继电器的常开触点切断电源输出，使所有通信板的板载继电器失电，切断各通信板的输出；主机和备机分别通过各自的双系切换通信板接收联锁机下发的主备切换信息，以实现主机与备机间的切换；主机和备机通过各自的双系通信板实现二者之间的同步通信，以在接收到主备切换信息时实现故障情况下的无缝切换，主机和备机的双系通信板之间采用双冗余的逻辑或通信方式；主机和备机的电子单元通信板与电子执行单元子系统之间采用双冗余的逻辑或通信方式；主机和备机的控显机通信板与控显机之间采用双冗余的逻辑或通信方式。本专利技术的有益效果为I.实现了二乘二取二架构平台的功能安全性，具体为二乘二取二系统架构经理论计算具备很高的安全性和可靠性；该架构由两台二取二安全计算机构成热备关系，实现故障情况下的主备切换，另外，安全计算机实现了单机内双CPU和双机之间的安全同步运行，具备故障-安全功能，做到了安全平台自身功能的安全。2.实现了本系和双系的短周期任务级同步，可在故障情况下无缝切换，具体为单机中双CPU做到短周期任务级同步运行，双系之间四个CPU做到了周期任务同步，主机和备机保持同周期同步运行，可实现故障情况下的无缝切换。附图说明图I示出了铁路信号控制系统的经典架构；图2为根据本专利技术的铁路专用安全计算机的一种实施构架；图3为图I中CPU板的结构示意图4为图I中通信板的结构示意图。具体实施方式本专利技术的全电子安全计算机联锁系统包括联锁机、控显机、如图2所示的铁路专用安全计算机和电子执行单元子系统。本专利技术涉及的铁路专用安全计算机包括两台安全计算机，分别作为主机和备机，二者为热备关系，该安全计算机包括CPU板和至少包括双系切换通信板、双系通信板、电子单元通信板和控显机通信板在内的多个通信板，另外，该安全计算机还可包括至少一个扩展通信板，用于实现两台安全计算机与外系统间的通信，在本实施例中，该安全计算机包括三个扩展通信板，分别为第一、第二和第三扩展通信板，三者通过外系统通信网络与外系统进行通信。如图3所示，CPU板包括第一第二 CPU模块A、B，第一、第二 CPU模块间的数据传递及同步通过二者所在的双口 RAM (即第一第二 CPU模块均可以对其进行随机性访问的SRAM 存储器)和内部中断操作完成。该CPU板包括由不同电源模块供电的第一、第二 CPU模块， 以避免共模故障。如图4所示，该通信板包括第一、第二通信控制器2A、2B，第一 CPU模块A 所在的第一双口 RAMl和第二 CPU模块B所在的第二双口 RAM2，以及第一通信控制器2A所在的第一通信双口 RAM3和第二通信控制器2B所在的第二通信双口 RAM4均挂在背板总线上，即CPU板与通信板之间通过双口 RAM和中断操作，经由背板总线进行数据交换。在以上平台的基础上，本专利技术的铁路专用安全计算机的工作方法为CPU板和通信板之间通过本文档来自技高网...

【技术保护点】
一种全电子安全计算机联锁系统，其特征在于：包括联锁机、控显机、铁路专用安全计算机和电子执行单元子系统，所述铁路专用安全计算机包括两台安全计算机，分别作为主机和备机，所述安全计算机包括CPU板，以及至少包括双系切换通信板、双系通信板、与电子执行单元子系统进行通信的电子单元通信板和与控显机进行通信的控显机通信板在内的多个通信板；所述CPU板包括由不同电源模块供电的第一、第二CPU模块，第一第二CPU模块间的数据传递及同步通过二者所在的双口RAM和内部中断操作完成，所述通信板包括第一、第二通信控制器，第一CPU模块所在的第一双口RAM和第二CPU模块所在的第二双口RAM，以及第一通信控制器所在的第一通信双口RAM和第二通信控制器所在的第二通信双口RAM均挂在背板总线上；CPU板和通信板之间通过各自所在的双口RAM和板间中断操作交换数据，当CPU板向作为接收方的通信板输出一类数据时，第一CPU模块将所述一类数据通过背板总线直接写入作为接收方的通信板的第一、第二通信控制器所在的第一、第二通信双口RAM中，同时，第一CPU模块通知作为接收方的通信板的第一和第二通信控制器已发送所述一类数据；第二CPU模块将所述一类数据通过背板总线直接写入作为接收方的通信板的第一、第二通信控制器所在的第一、第二通信双口RAM中，同时，第二CPU模块通知作为接收方的通信板的第一和第二通信控制器已发送所述一类数据；当一作为发送方的通信板的第一通信控制器收到二类数据后，直接将二类数据通过背板总线写入第一、第二CPU模块所在的第一、第二双口RAM中，之后向第一、第二CPU模块触发数据到达的板间中断；当一作为发送方的通信板的第二通信控制器收到二类数据后，直接将二类数据通过背板总线写入第一、第二CPU模块所在的第一、第二双口RAM中，之后向第一、第二CPU模块触发数据到达的板间中断；系统运行期间，第一、第二CPU模块输出用于驱动总控继电器的控制信号，使总控继电器在第一及/或第二CPU模块出现故障的情况下失电；所述总控继电器的常开触点用于控制所有通信板的板载安全继电器的动作电源，当CPU板正常时，总控继电器的常开触点通过背板总线输出驱动所有通信板的板载继电器得电的工作电压，当CPU板出现异常时，总控继电器的常开触点切断电源输出，使所有通信板的板载继电器失电，切断各通信板的输出；主机和备机分别通过各自的双系切换通信板接收联锁机下发的主备切换信息，以实现主机与备机间的切换；主机和备机通过各自的双系通信板实现二者之间的同步通信，以在接收到主备切换信息时实现故障情况下的无缝切换，主机和备机的双系通信板之间采用双冗余的逻辑或通信方式；主机和备机的电子单元通信板与电子执行单元子系统之间采用双冗余的逻辑或通信方式；主机和备机的控显机通信板与控显机之间采用双冗余的逻辑或通信方式。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王锁平，陈真，叶辉，徐志豪，王建强，汪柏寿，王瑞芝，
申请(专利权)人：上海亨钧科技有限公司，
类型：发明
国别省市：