【技术实现步骤摘要】
—种比较电路
本技术涉及电路设计领域,特别是涉及一种比较电路。
技术介绍
比较电路是集成电路中常用的电路模块,其功能是比较输入端的信号差异,输出离散的高或者低的信号。请参考图I所示,其为现有技术中比较电路的结构框图,所述比较电路包括正相输入端VIN+、反相输入端VIN-和输出端V0UT。请参考图2所示,其为图I所示比较电路理想的传输曲线图,其中横坐标为VIN+-VIN-,纵坐标为所述输出信号V0UT,VOH为输出信号VOUT的高电平信号值,VOL为输出信号VOUT的低电平信号值。当正相输入电压VIN+大于反相输入电压VIN-时,比较电路输出信号VOUT为高电平信号VOH ;当正相输入电压VIN+小于反相输入电压VIN-时,比较电路输出信号VOUT为低电平信号VOL ;当正相输入电压VIN+等于反相输入电压VIN-时,比较电路输出信号VOUT实现翻转。而在实际使用中,比较电路的输出信号VOUT在翻转时存在延迟时间,所述延迟时间是比较电路重要的动态特性之一,其定义为比较电路的输入激励到输出翻转之间的时延,这个指标越小越好。请参考图3,其为现有技术中的两级比较电 ...
【技术保护点】
一种比较电路,其包括输入级电路和输出级电路,所述输入级电路包括有第一输入端、第二输入端和输出端,在第一输入端的电压等于第二输入端的电压时,所述输出端上的电压发生翻转;所述输出级电路包括有一个输入端和一个输出端,该输出级电路的输入端接所述输入级电路的输出端,在所述输入级电路的输出端上的电压发生翻转时,所述输出级电路的输出端上的电压也发生翻转,其特征在于,其还包括钳位电路,所述钳位电路连接在所述输入级电路的输出端和所述输出级电路的输出端之间,用于将所述输入级电路的输出端的电压的最低值钳位于第一电压阈值或将所述输入级电路的输出端的电压的最高值钳位于第二电压阈值。
【技术特征摘要】
1.一种比较电路,其包括输入级电路和输出级电路, 所述输入级电路包括有第一输入端、第二输入端和输出端,在第一输入端的电压等于第二输入端的电压时,所述输出端上的电压发生翻转; 所述输出级电路包括有一个输入端和一个输出端,该输出级电路的输入端接所述输入级电路的输出端,在所述输入级电路的输出端上的电压发生翻转时,所述输出级电路的输出端上的电压也发生翻转,其特征在于,其还包括钳位电路,所述钳位电路连接在所述输入级电路的输出端和所述输出级电路的输出端之间,用于将所述输入级电路的输出端的电压的最低值钳位于第一电压阈值或将所述输入级电路的输出端的电压的最高值钳位于第二电压阈值。2.根据权利要求I所述的比较电路,其特征在于,所述钳位电路包括有连接在所述输入级电路的输出端和所述输出级电路的输出端之间的钳位开关,在所述输出级电路的输出端的电压为高电平时,所述钳位开关管导通以将所述输入级电路的输出端的电压的最低值钳位于第一电压阈值,在所述输出级电路的输出端的电压为低电平时,所述钳位开关管截··止。3.根据权利要求2所述的比较电路,其特征在于,所述钳位电路还包括有与所述钳位开关串联的钳位电阻。4.根据权利要求2所述的比较电路,其特征在于,所述输入级电路包括第一电流源、第一 PMOS差分晶体管、第二 PMOS差分晶体管、第一 NMOS晶体管、第二 NMOS晶体管,第一 PMOS差分晶体管的源级与第二 PMOS差分晶体管的源级相连,所述第一电流源串联在电源和第一PMOS差分晶体管的源级与第二 PMOS差分晶体管的源级的连接节点之间, 第一 PMOS差分晶体管的栅极为所述输入级电路的第一输入端,第二 PMOS差分晶体管的栅极为所述输入级电路的第二输入端,第一 NMOS晶体管的源级接地,漏极接第一 PM...
【专利技术属性】
技术研发人员:杨喆,王钊,
申请(专利权)人:无锡中星微电子有限公司,
类型:实用新型
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。