一种RNS比较器制造技术

本发明专利技术公开了一种RNS比较器，包括：第一n位反相器阵列，模2n加法器，第二n位反相器阵列，模2n-1加法器，第一n+1位反相器阵列，模2n+1加法器，第三n位反相器阵列，第二n+1位反相器阵列，二输入异或门，第一带循环进位的进位存储加法器，第二带循环进位的进位存储加法器，2n位二进制加法器，第一运算模块，第二运算模块，第一1位反相器，第二1位反相器，二输入与门。本发明专利技术的RNS比较器，直接在余数系统中进行减法运算，把余数系统中运算结果再转化到二进制系统，从而简化了比较的对比过程，减少了耗费的资源，也提高了运算速度。

【技术实现步骤摘要】

本专利技术属于计算机和集成电路领域，尤其涉及一种余数系统的比较器的设计。
技术介绍
在介绍比较器之前,先对余数系统(RNS, Residue Number Systems)做一说明。余数系统RNS是一种通过一组两两互质余数基的余数来描述数字的数值表征系统。由Im1, m2, ...，mL}组成的L个余数基，整数X，O彡X〈M，其中M=Hi1Xm2X ... XmL,在RNS系统中有唯一的表示方式为X=U1, X2, *··, xL} =(X)nii ,其中表示X对于模Hii的余数。在余数系统中两个操作数进行操作，操作符为Θ，可以定义为{z” Z2,…，zL} = {x” X2,…，xL} Θ {y” y2,…，yj，其中Zi' =％ ,这里 Θ 可以是模加法，模减法或模乘法。在余数系统中这些算术运算都是并行执行的，而且处理的都是很小的余数而不是一个很大的数。对于余数基的选择，{2n，2n_l，2n+l}是非常重要的运算通道，得到了广泛的应用，因为当考虑areaXtime2时，它们提供了最有效的电路，并且在余数系统与二进制的互转过程中也是最有效的。数值之间的比较，是运算系统中经常遇到的问题，因此对于面向{2n, 2n-l, 2n+l}的RNS比较器的研究是非常有意义的。比较有效的两种比较器是参考文献E. Gholami, R. Farshidi, M. Hosseinzadeh, andH.Navi, “High speed residue number system comparison for the moduliset {2n, 2n-l, 2n+l}, ” J. Commun. Comput. , vol. 6, no. 3, pp. 40 - 46, March 2009.和S. T. Eivazi, M. Hosseinzadeh, and 0. Mirmotahari, “Fully parallel comparator for themoduli set {2n, 2n_l, 2n+l}，，，IEICE Electronics Express, vol. 8, no. 12, pp. 897-901, June 2011分别提出的比较器。但是两种方法都是把需要比较的余数转化为二进制数进行再比较，从而需要两个余数系统到二进制系统的转化器，带来了耗费资源和速度较低的问题，而且后面的比较过程相对复杂。
技术实现思路
本专利技术的目的是为了解决现有的面向{2n，2n-l, 2n+l}的RNS比较器耗费资源和速度较低的问题，提出了一种面向{2n，2n-l，2n+l}的RNS比较器。本专利技术的技术方案是一种RNS比较器，包括第一 η位反相器阵列，模2加法器，第二 η位反相器阵列，模2η-1加法器，第一 η+1位反相器阵列，模2η+1加法器，第三η位反相器阵列，第二 η+1位反相器阵列，二输入异或门，第一带循环进位的进位存储加法器，第二带循环进位的进位存储加法器，2η位二进制加法器，第一运算模块，第二运算模块，第一I位反相器，第二 I位反相器，二输入与门；设A 和 B 为所述比较器的输入，其中，A= {al，a2, a3}，B={bl，b2, b3}，al、a2、bl、b2为n位，a3、b3为n+1位；(A=B)、(A〈B)和(A>B)为所述比较器的输出；具体连接关系如下所述第一 η位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数bl，所述第一 η位反相器阵列的输出为H;所述模2η加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数al和所述第一 η位反相器阵列的输出反所述模2η加法器的进位输入端用于输入逻辑‘I’，所述模2加法器的输出为dl;所述第二 η位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b2，所述第二 η位反相器阵列的输出力砭所述模2η_1加法器的两个鈿入端分别用于输入所述RNS比较器的输入A的对应 余数a2和所述第一 η位反相器阵列的输出ffi，所述模2η-1加法器的输出为d2 ；第一 η+1位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b3，所述第一 η+1位反相器阵列的输出为忌；所述模2η+1加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a3和所述第一 η+1位反相器阵列的输出云所述模2η+1加法器的进位输入用于输入逻辑‘1’，所述模2η+1加法器的输出为d3 ；所述第三η位反相器阵列的输入端用于输入模2η加法器的输出d2，所述第三η位反相器阵列的输出为万所述第二 η+1位反相器阵列的输入端用于输入所述模2η+1加法器的输出d3，所述第二 η+1位反相器阵列的输出为忑；所述二输入异或门的两个输入端分别用于输入所述模2η+1加法器的输出d3的对应位d3 [η]和d3 [O]，所述二输入异或门的输出为T ;所述第一带循环进位的进位存储加法器的输入端分别用于输入所述模2n加法器的输出dl的对应位的组合U、所述第三η位反相器阵列的输出万的对应位与逻辑‘I’的组合V、以及所述第二 η+1位反相器阵列的输出忑的对应位与逻辑‘I’的组合-d3，所述第一带循环进位的进位存储加法器的当前位输出为LI，所述第一带循环进位的进位存储加法器的进位输出为 H1，其中，U = dl [O] #dl [n-1:0] #dl [n-1 I], r = ^ _,. o]#0i ，_d = rPrl : m，x[u: v]表示X的第V位到第u位对应的数，#为连接符号；所述第二带循环进位的进位存储加法器的输入端分别用于输入所述第一带循环进位的进位存储加法器的当前位输出LI和进位输出H1，以及所述模2n+l加法器的输出d3的对应位与所述二输入异或门的输出T的组合W，所述第二带循环进位的进位存储加法器的当前位输出为L2，所述第二带循环进位的进位存储加法器的进位输出为H2，其中，W=T#d3[n-1:1]#T#d3[n-1:1]；所述2n位二进制加法器的输入端分别用于输入所述第二带循环进位的进位存储加法器的当前位输出L2和进位输出H2，所述2n位二进制加法器的输出为S ；所述第一运算模块的输入端分别用于输入所述模2n加法器的输出dl，所述模2n_l加法器的输出d2和所述模2n+l加法器的输出d3，所述第一运算模块的输出为(A=B)，其中，第一运算模块执行的运算为(A = B) = dl[n-l] + — + dl + d2[n-l] + — + d2 + d3[n] + -'' + d3；所述第二运算模块的输入分别用于输入2η位二进制加法器的输出S和所述模2η加法器的输出dl，输出为(A ( B)，第二运算模块执行的运算为(A<B) = S[2n-I] + 5[2 -2] ·….5 · d\[n -I].…· /1,其中，·为逻辑乘；所述第一 I位反相器的输入端用于输入所述第二运算模块的输出(Α < B)，所述第一I位反相器的输出为(Α>Β)；所述第二 I位反相器的输入端用于输入所述第一运算模块的输出(A=B)，所述第二I位反相器的输出为04 =奶;所述二输入与门的两个输入端分别用于输入所述第二运算模块的输出( Α 本文档来自技高网...

【技术保护点】
一种RNS比较器，包括：第一n位反相器阵列，模2n加法器，第二n位反相器阵列，模2n？1加法器，第一n+1位反相器阵列，模2n+1加法器，第三n位反相器阵列，第二n+1位反相器阵列，二输入异或门，第一带循环进位的进位存储加法器，第二带循环进位的进位存储加法器，2n位二进制加法器，第一运算模块，第二运算模块，第一1位反相器，第二1位反相器，二输入与门；设A和B为所述比较器的输入，其中，A={a1,a2,a3}，B={b1,b2,b3}，a1、a2、b1、b2为n位，a3、b3为n+1位；(A=B)、(AB)为所述比较器的输出；具体连接关系如下具体连接关系如下：所述第一n位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b1，所述第一n位反相器阵列的输出为所述模2n加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a1和所述第一n位反相器阵列的输出所述模2n加法器的进位输入端用于输入逻辑‘1’，所述模2n加法器的输出为d1；所述第二n位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b2，所述第二n位反相器阵列的输出为所述模2n？1加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a2和所述第一n位反相器阵列的输出所述模2n？1加法器的输出为d2；第一n+1位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b3，所述第一n+1位反相器阵列的输出为所述模2n+1加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a3和所述第一n+1位反相器阵列的输出所述模2n+1加法器的进位输入用于输入逻辑‘1’，所述模2n+1加法器的输出为d3；所述第三n位反相器阵列的输入端用于输入模2n加法器的输出d2，所述第三n位反相器阵列的输出为所述第二n+1位反相器阵列的输入端用于输入所述模2n+1加法器的输出d3，所述第二n+1位反相器阵列的输出为所述二输入异或门的两个输入端分别用于输入所述模2n+1加法器的输出d3的对应位d3[n]和d3[0]，所述二输入异或门的输出为T；所述第一带循环进位的进位存储加法器的输入端分别用于输入所述模2n加法器的输出d1的对应位的组合U、所述第三n位反相器阵列的输出的对应位与逻辑‘1’的组合V、以及所述第二n+1位反相器阵列的输出的对应位与逻辑‘1’的组合？d3，所述第一带循环进位的进位存储加法器的当前位输出为L1，所述第一带循环进位的进位存储加法器的进位输出为H1，其中，U＝d1[0]#d1[n？1:0]#d1[n？1:1]，X[u:v]表示X的第v位到第u位对应的数，#为连接符号；所述第二带循环进位的进位存储加法器的输入端分别用于输入所述第一带循环进位的进位存储加法器的当前位输出L1和进位输出H1，以及所述模2n+1加法器的输出d3的对应位与所述二输入异或门的输出T的组合W，所述第二带循环进位的进位存储加法器的当前位输出为L2，所述第二带循环进位的进位存储加法器的进位输出为H2，其中，W=T#d3[n？1:1]#T#d3[n？1:1]；所述2n位二进制加法器的输入端分别用于输入所述第二带循环进位的进位存储加法器的当前位输出L2和进位输出H2，所述2n位二进制加法器的输出为S；所述第一运算模块的输入端分别用于输入所述模2n加法器的输出d1，所述模2n？1加法器的输出d2和所述模2n+1加法器的输出d3，所述第一运算模块的输出为(A=B)，其中，第一运算模块执行的运算为：(A=B)=d1[n-1]+...+d2[0]+d2[n-1]+...+d2[0]+d3[n]+...+d3[0]‾;所述第二运算模块的输入分别用于输入2n位二进制加法器的输出S和所述模2n加法器的输出d1，输出为(A≤B)，第二运算模块执行的运算为：(A≤B)=S[2n-1]+S[2n-2]·...·S[0]·d1[n-1]·...·d1[0]‾,其中·为逻辑乘；所述第一1位反相器的输入端用于输入所述第二运算模块的输出(A≤B)，所述第一1位反相器的输出为(A>B)；所述第二1位反相器的输入端用于输入所述第一运算模块的输出(A=B)，所述第二1位反相器的输出为所述二输入与门的两个输入端分别用于输入所述第二运算模块的输出(A≤B)和所述第二1位反相器的输出所述二输入与门的输出为(A...

【技术特征摘要】
1.一种RNS比较器，包括第一 η位反相器阵列，模2n加法器，第二 η位反相器阵列，模2η-1加法器，第一 η+1位反相器阵列，模2η+1加法器，第三η位反相器阵列，第二 η+1位反相器阵列，二输入异或门，第一带循环进位的进位存储加法器，第二带循环进位的进位存储加法器，2η位二进制加法器，第一运算模块，第二运算模块，第一 I位反相器，第二 I位反相器，二输入与门；设A和B为所述比较器的输入，其中，A={al，a2，a3}，B={bl，b2，b3}，al、a2、bl、b2为η位，a3、b3为n+1位；(A=B)、(Α〈Β)和(Α>Β)为所述比较器的输出；具体连接关系如下具体连接关系如下所述第一 η位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数bl，所述第一 η位反相器阵列的输出为I;所述模2η加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数al和所述第一 η位反相器阵列的输出i,所述模2n加法器的进位输入端用于输入逻辑‘ I’，所述模2加法器的输出为dl ；所述第二 η位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b2，所述第二 η位反相器阵列的输出为K ;所述模2η-1加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a2和所述第一 η位反相器阵列的输出P所述模2η-1加法器的输出为d2 ；第一 η+1位反相器阵列的输入端用于输入所述RNS比较器的输入B的对应余数b3，所述第一 η+1位反相器阵列的输出为Μ;所述模2η+1加法器的两个输入端分别用于输入所述RNS比较器的输入A的对应余数a3和所述第一 η+1位反相器阵列的输出G所述模2η+1加法器的进位输入用于输入逻辑‘I’，所述模2η+1加法器的输出为d3 ；所述第三η位反相器阵列的输入端用于输入模2η加法器的输出d2，所述第三η位反相器阵列的输出为Λ;所述第二 η+1位反相器阵列的输入端用于输入所述模2η+1加法器的输出d3，所述第二η+1位反相器阵列的输出为忑所述二输入异或门的两个输入端分别用于输入所述模2η+1加法器的输出d3的对应位d3[n]和d3[O]，所述二输入异或门的输出为T ;所述第一带循环进位的进位存储加法器的输入端分别用于输入所述模2加法器的输出dl的对应位的组合U、所述第三η位反相器...

【专利技术属性】
技术研发人员：李磊，周璐，周婉婷，刘辉华，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：