一种低成本的上电时序控制电路制造技术

本实用新型专利技术公开了一种低成本的上电时序控制电路，包括：延时电路连接NMOS管的栅极，NMOS管的源极接地，低压差线性稳压器LDO的输出电压连接PMOS管的源极，低压差线性稳压器LDO的输出电压还通过一电阻同时连接到PMOS管的栅极和NMOS管的漏极。本实用新型专利技术电路可用于实现延时上电功能，其电路简单，成本低廉，可广泛应用于嵌入式处理器、TFT液晶等电源电路中，满足其多工作电压实现按顺序上电的需求。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于计算机嵌入式硬件
，尤其涉及一种低成本的上电时序控制电路。技术背景随着IT技术的不断发展，大量的嵌入式处理器MPU广泛应用到通信、工业等诸多领域。随着嵌入式处理器主频越来越高，处理器的设计也越来越复杂，一般来说新的处理器都需要外部提供多种供电电压，如处理器待机电压、核心电压、IO电压等等。为保证处理器能够正常启动，绝大多数处理器都需要这些供电电压按一定的顺序进行启动，以避免内部电路发生紊乱。与嵌入式处理器类似，TFT液晶启动一般也需要提供多种驱动电压，这些电压也同样有启动顺序的要求。作为处理器的提供厂家，为解决上电时序问题，一般都提供与芯片配套的电源管理芯片(PMU)，电源管理芯片可根据芯片上电时序要求实现多电压顺序上电功能，但PMU芯片比较复杂，成本较高，同时也与其配套处理器芯片关系密切，灵活性较差。
技术实现思路
针对上述存在的技术问题，本技术的目的是提供一种低成本的上电时序控制电路，该电路实现简单，成本低廉，灵活性好，适合各种不同的上电时序应用场合，用户也可通过组合该电路实现多种不同电压的上电时序。为了达到上述目的，本技术采用如下的技术方案一种低成本的上电时序控制电路，包括延时电路连接NMOS管的栅极，NMOS管的源极接地，低压差线性稳压器LDO的输出电压连接PMOS管的源极，低压差线性稳压器LDO的输出电压还通过一电阻同时连接到PMOS管的栅极和NMOS管的漏极。上述延时电路为阻容延时电路。上述低压差线性稳压器LDO为三端口的1117芯片。与现有技术相比，本技术电路具备如下功能和特色I、本技术电路简单、成本低廉，可实现延时上电功能，可应用于嵌入式处理器、TFT液晶等电源电路中，满足其多工作电压实现按顺序上电的需求；2、本技术电路通过控制电压来控制输出电压，从而实现输出电压在控制电压后上电的功能；3、本技术通过调整延时电路中的电阻值和电容值，来实现不同的上电延时时间，满足处理器上电时序中对延时时间的要求；4、本技术中的LDO可以选择不带使能功能的低成本LD0，在多电压应用下成本下降尤为明显。附图说明图I为本技术的电路原理框图；图2为本技术一种具体实施的电路图。具体实施方式参见图1，本技术电路由一低压差线性稳压器LD0、一 NMOS管、一 PMOS管、一延时电路和一电阻组成，其中，LDO用于产生系统输出电压，NMOS管和PMOS管实现了 LDO输出电压到电路最终输出电压的控制，只有当控制电压达到MOS管门限值时系统才有电压输出，延时电路可用于调节上电的延时时间，电阻用来保证PMOS管漏极的电压输出；需要实现上电时序的控制电压通过延时电路输入至NMOS管的栅级，而PMOS管的漏极则为电压输出端。 本具体实施中的LDO采用的是成本低廉的三端口 1117芯片，延时电路为阻容延时电路，参见图2。本技术电路中，低压差线性稳压器LDO用于产生系统的输出电压，但该输出电压(VCCLDO)不能直接输出到VCC0UT，需要受控制电压VCC_CTRL的控制，当控制电压VCC_CTRL达到MOS管门限值(B卩，导通电压)后，VCCLDO才可以输出到VCCOUT。电路中使用了两个MOS管Ql和Q2，其中，Ql为PMOS管，Q2为NMOS管，系统原理如下当控制电压VCC_CTRL未达到Q2的导通电压时，Q2的栅极电压较低，Q2管截止，则Q2的漏极电压为LDO输出电压VCCLD0，从而Ql管也截止，系统无电压输出。当VCC_CTRL达到Q2的导通电压时，Q2栅极电压升高，Q2管导通，从而Q2的漏极电压为0，Ql的栅极电压也为0，Ql管导通，LDO输出电压VCCLDO直接输出到VCCOUT。由于Ql管导通电压的要求，VCC_CTRL必须大于Q2管的导通电压才能够开启Ql管，为保证当VCC_CTRL大于Q2管导通电压后控制上电时间，电路中加入了一个阻容延时电路，由于电容的充电特性，使得实际到Q2管管栅极的电压将缓慢上升到VCC_CTRL。因此，通过该阻容电路可以调节在VCC_CTRL大于Q2管导通电压后开启Q2管的时间，其时间可由阻容电路时间常数来确定，用户可根据实际处理器上电时序要求来调节电阻和电容的值。权利要求1.一种低成本的上电时序控制电路，其特征在于，包括 延时电路连接NMOS管的栅极，NMOS管的源极接地，低压差线性稳压器LDO的输出电压连接PMOS管的源极，低压差线性稳压器LDO的输出电压还通过一电阻同时连接到PMOS管的栅极和NMOS管的漏极。2.根据权利要求I所述的低成本的上电时序控制电路，其特征在于 所述的延时电路为阻容延时电路。3.根据权利要求I所述的低成本的上电时序控制电路，其特征在于 所述的低压差线性稳压器LDO为三端口的1117芯片。专利摘要本技术公开了一种低成本的上电时序控制电路，包括延时电路连接NMOS管的栅极，NMOS管的源极接地，低压差线性稳压器LDO的输出电压连接PMOS管的源极，低压差线性稳压器LDO的输出电压还通过一电阻同时连接到PMOS管的栅极和NMOS管的漏极。本技术电路可用于实现延时上电功能，其电路简单，成本低廉，可广泛应用于嵌入式处理器、TFT液晶等电源电路中，满足其多工作电压实现按顺序上电的需求。文档编号G05F1/565GK202711110SQ20122027982公开日2013年1月30日 申请日期2012年6月14日 优先权日2012年6月14日专利技术者姜新, 罗培东, 姜健 申请人:武汉凌控自动化技术有限公司本文档来自技高网...

【技术保护点】
一种低成本的上电时序控制电路，其特征在于，包括：延时电路连接NMOS管的栅极，NMOS管的源极接地，低压差线性稳压器LDO的输出电压连接PMOS管的源极，低压差线性稳压器LDO的输出电压还通过一电阻同时连接到PMOS管的栅极和NMOS管的漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：姜新，罗培东，姜健，
申请(专利权)人：武汉凌控自动化技术有限公司，
类型：实用新型
国别省市：