与访问地址空间并行地对地址空间调整大小制造技术

适配器访问DMA地址空间。修改指令指向指定新DMA地址空间界限的PCI信息块。与访问那些地址空间并行地，对地址空间调整大小。可与在地址空间上执行读取或写入操作并行地，增加或减小地址空间的大小。此外，清除与减小的地址空间的大小相关的高速缓存项。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及在计算环境中管理系统存储器，且特别地，涉及对系统存储器的地址空间调整大小。
技术介绍
系统存储器典型地配置为一个或多个地址空间。地址空间是向计算环境的特定组件(例如特定适配器或中央处理单元)分配的系统存储器的特定部分。向地址空间分配的组件通过发出读取和写入请求来访问地址空间的存储器。每个请求包括用于访问系统存储器的地址。然而，一些实例中，该地址与系统存储器中的物理位置不具有一一对应的关系。因此，执行地址转换。 地址转换用于将以不能直接在访问系统存储器时使用的一种形式提供的地址转换为可在访问系统存储器中的物理位置时直接使用的另一种形式。例如，包括在由中央处理单元提供的请求中的虚拟地址被转换为系统存储器中的真实或绝对地址。作为又一个例子，在来自适配器的请求中提供的外围组件互连(PCI)地址可被转换为系统存储器中的绝对地址。为了执行地址转换，使用一个或多个地址转换表。所述表按分级配置，并且使用在请求中提供的地址的位来定位最高级表中的项。然后，这个项指向要访问的另一转换表或页本身。在2008 年 4 月 17 日发布的美国申请 No. 2008/0091851A1，Sierra “System andMethod for Dynamic Audio Buffer Management”,一种音频数据处理电路包括存储器和处理电路。处理电路配置为在至少一个缓冲器中存储在存储器中的音频数据，每个缓冲器具有一个大小。处理器配置为检测提供音频数据的应用的类型，并且基于所检测的应用的类型改变处理电路用以存储音频数据的缓冲器的大小和数目中的至少一个。在2009 年 7 月 16 日发布的美国申请 No. 2009/0182969A1，Norgaard 等“DynamicAllocation of DMA Buffers in Input/Output Adaptors” 描述了一种方法和装置，用于在1/0适配器的DRAM存储体中动态分配DMA缓冲器。所述方法和装置确定适配器的功能状态，如果适配器具有完全功能则在非重要的DRAM存储体中分配重要的、易失性DMA缓冲器，以及如果适配器具有部分功能则在重要的DRAM存储体中分配重要的、易失性DMA缓冲器。在1984 年 5 月 11 日发布的日本申请 No. 59081724 (A)，HitachiElectrEng “Expanding Method for Address Space of DMA Controller，，提出建议通过在开启DMA (直接存储器访问)之前将地址总线的高阶位锁存至地址寄存器中并随后将那些位与DMA控制器的激活并行地传递至地址总线，来简单地扩展由DMA寻址的空间。组成16位的MPUl通过20位的地址总线2借助于DMA控制器3对地址空间64K的8位执行DMA。由程序设置的高阶4位的地址5被锁存至地址寄存器4。然后，控制器3生成低阶16位的地址6。通过DMA激励信号7来激励系统。DMA地址空间可响应于由程序设置的寄存器4的内容对每64K在MPUl的IM的地址空间内自由移动。
技术实现思路
这样，对地址空间调整大小是有利的，并且调整大小可影响一个或多个地址转换表。 通过提供用于管理地址空间的计算机程序产品，克服了现有技术的缺点，并提供了额外的优点。该计算机程序产品包括计算机可读存储介质，其可被处理电路读取并存储用于由处理电路执行以执行方法的指令。所述方法包括，例如，与适配器访问直接存储器访问(DMA)地址空间并行地，执行a)和b):a)响应于执行修改PCI功能控制(MPFC)指令重新注册功能，所述MPFC指令指定与DMA地址空间相关的新DMA地址空间限制，所述MPFC指令重新注册功能包括用于定位适配器的句柄jPb)向适配器通知DMA地址空间限制已改变。在此也描述并要求保护涉及本专利技术的一个或多个方面的方法和系统。通过本专利技术的技术实现了额外的特点和优势。在此将详细描述本专利技术的其他实施例和方面，并且其被认为是要求保护的本专利技术的一部分。附图说明特别指出了本专利技术的一个或多个方面，并将其作为说明书结尾处的权利要求中的例子而要求保护。本专利技术的前述和其他目标、特点和优势将从以下结合附图的详细描述变得明显，在附图中图I示出了包含并使用本专利技术的一个或多个方面的计算环境的一个实施例；图2示出了根据本专利技术的一方面的图I的系统存储器和I/O集线器(hub)的进一步细节的一个实施例；图3A示出了根据本专利技术的一方面的注册用于适配器的DMA (直接存储器访问)地址空间的逻辑的概况的一个实施例；图3B示出了根据本专利技术的一方面的注册用于适配器的DMA地址空间的各种细节的一个实施例；图4示出了根据本专利技术的一方面的处理DMA操作的逻辑的一个实施例；图5A示出了当整个地址被用于索引到地址转换表中以转换地址并访问页时使用的转换等级的一个例子；图5B示出了根据本专利技术的一方面，当索引到地址转换表中时忽略一部分地址时使用的转换等级的一个例子；图6A示出了根据本专利技术的一方面，增加地址空间的大小的逻辑的一个例子；图6B图示地示出了根据本专利技术的一方面，增加地址空间的大小的例子；图7A示出了根据本专利技术的一方面，减小地址空间的大小的逻辑的一个例子；图7B图不地不出了根据本专利技术的一方面，减小地址空间的大小的例子；图8A示出了根据本专利技术的一方面而使用的修改PCI功能控制指令的一个实施例；图SB示出了根据本专利技术的一方面的由图8A的修改PCI功能控制指令使用的字段的一个实施例；图8C示出了根据本专利技术的一方面的由图8A的修改PCI功能控制指令使用的另一个字段的一个实施例；图8D示出了根据本专利技术的一方面而使用的功能信息块(FIB)的内容的一个实施例；图9示出了根据本专利技术的一方面的修改PCI功能控制的逻辑的概况的一个实施例；图10示出了根据本专利技术的一方面，与由修改PCI功能控制指令指定的注册I/O地址转换参数操作有关的逻辑的一个实施例；图11示出了根据本专利技术的一方面，与由修改PCI功能控制指令指定的取消注册I/O地址转换参数操作有关的逻辑的一个实施例；图12示出了根据本专利技术的一方面，与由修改PCI功能控制指令指定的重新注册I/ O地址转换参数操作有关的逻辑的一个实施例；图13示出了包含本专利技术的一个或多个方面的计算机程序产品的一个实施例；图14示出了包含并使用本专利技术的一个或多个方面的主计算机系统的一个实施例；图15示出了包含并使用本专利技术的一个或多个方面的计算机系统的进一步的例子;图16示出了包括包含并使用本专利技术的一个或多个方面的计算机网络的计算机系统的另一个例子；图17示出了包含并使用本专利技术的一个或多个方面的计算机系统的各种元件的一个实施例；图18A示出了包含并使用本专利技术的一个或多个方面的图17的计算机系统的执行单元的一个实施例；图18B示出了包含并使用本专利技术的一个或多个方面的图17的计算机系统的分支单元的一个实施例；图18C示出了包含并使用本专利技术的一个或多个方面的图17的计算机系统的加载/存储单元的一个实施例；以及图19示出了包含并使用本专利技术的一个或多个方面的仿真的主计算机系统的一个实施例。具体实施例方式根据本专利技术的一方面，提供了与访问地址空间并行地对那些地址空间调整大小的能力。这在不影响并行操作的情本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：D·克拉多克，D·格雷纳，D·W·施密特，T·格雷格，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：