本发明专利技术提供一种基于DMA的能够刷LED显示屏的GPIO模块，包括控制寄存器模块、FIFO模块、LED_ABCD控制模块、LED_OEN控制模块、LED_STB控制模块、LED_CLKS控制模块、数据输出控制模块以及IObank选择模块。本发明专利技术给数据提供了一个从内存到IO管脚的快速的传输通道，在一定程度上为LED显示屏提供了宽裕带宽条件。LED_CLKS控制模块提供一个和数据同步的时钟和若干个同频不同相的时钟，这些同频不同相的时钟为在高度上扩展LED显示屏提供了条件。LED显示屏所有的控制信号都由硬件自动产生，大大简化了后期开发的复杂度。本发明专利技术结合上述特点，能使利用本发明专利技术的产品具有外围电路少，设计简单，刷屏能力强等优点。
【技术实现步骤摘要】
本专利技术涉及LED显示屏刷屏技术，尤其涉及适用于高带宽、大尺寸的LED显示屏的刷屏技术。
技术介绍
LED显示屏技术飞速发展，显示屏色彩从单、双色向全彩普及，显示内容由文字图片转化为视频实时显示，对LED显示屏的刷新能力提出了更高的要求。在传统的LED显示屏的控制卡中，往往需要加上FPGA进行大数据量的刷屏操作。这样在生产成本上会比较高，而且实现起来也比较复杂。
技术实现思路
本专利技术的目的在于提供一种基于DMA的能够刷LED显示屏的GPIO模块，能很好的满足LED显示屏的刷屏要求，并降低了产品设计的复杂性和生产成本。本专利技术的技术方案如下一种基于DMA的能够刷LED显示屏的GPIO模块，包括以下结构控制寄存器模块，与CPU模块相连，用于存储控制指令和状态数据；FIFO模块，与DMA模块和数据输出控制模块相连，用于数据的缓冲；LED_ABCD控制模块，与控制寄存器模块、LED_STB控制模块、LED_CLKS控制模块和IObank选择模块相连，用于控制LED显示屏接口的行选择信号的时序；LED_0EN控制模块，与控制寄存器模块、LED_STB控制模块、LED_CLKS控制模块和IObank选择模块相连，用于控制LED显示屏接口的使能信号的时序；LED_STB控制模块，与控制寄存器模块、LED_AB⑶控制模块、LED_0EN控制模块、LED_CLKS控制模块和IObank选择模块相连，用于控制LED显示屏接口的数据锁存信号的时序; LED_CLKS控制模块，与控制寄存器模块、LED_ABCD控制模块、LED_0EN控制模块、LED_STB控制模块和IObank选择模块相连，用于控制LED显示屏接口的各个时钟信号的时序;数据输出控制模块，与控制寄存器模块、FIFO模块和IObank选择模块相连，用于控制输出数据的格式和位宽；IObank选择模块，与控制寄存器模块、LED_AB⑶控制模块、LED_0EN控制模块、LED_STB控制模块、LED_CLKS控制模块、数据输出控制模块及LED显示屏模块相连，用于把LED显示屏的控制信号、时钟信号和数据分别在不同的IObank上输出。其进一步的技术方案为所述LED_ABCD控制模块内部具有递增计数模块和移位模块，对LED_CLKS控制模块送来的LED_CLKS信号进行计数，分别通过递增计数模式和移位模式产生行选择信号；先配置每行有多少个数据，自动地对数据计数，一行计满时由多路选择器自动变换行选择信号；由LED_STB控制模块送来的LED_STB信号控制递增计数模块和移位模块的清零操作；并接收来自控制寄存器模块的控制信号的控制。其进一步的技术方案为所述LED_0EN控制模块内部具有计数器，对LED_CLKS控制模块送来的LED_CLKS信号进行计数，由比较器将计数器的值与控制寄存器模块中的值进行对比来决定LED_0EN的电平状态；由LED_STB控制模块送来的LED_STB信号控制计数器的清零操作；并接收来自控制寄存器模块的控制信号的控制。其进一步的技术方案为所述LED_STB控制模块内部具有计数器，对LED_CLKS控制模块送来的LED_CLKS信号进行计数 ，由比较器将计数器的值与控制寄存器模块中的值进行对比来决定LED_STB的电平状态；并接收来自控制寄存器模块的控制信号的控制。其进一步的技术方案为所述LED_CLKS控制模块内部具有计数器和比较器，将系统时钟通过计数器和比较器产生LED_DATA_CLK信号，并通过分频器对LED_DATA_CLK信号分频得到LED_CLKS信号；并接收来自控制寄存器模块的控制信号的控制。上述技术方案中所述CPU 是指 Central Processing Unit,中央处理器。所述DMA是指Direct Memory Access,直接存储器访问。所述FIFO 是指 First Input First Output,先入先出队列。所述GPIO 是指 General Purpose Input Output,通用输入 / 输出。本专利技术的有益技术效果是(I)本专利技术提供一个内存到芯片管脚的高速数据通道，DMA模块从内存中将数据取出然后再直接写入到FIFO模块中，数据输出控制模块从FIFO模块中将数据取出然后根据相关的配置将数据处理后输出到IObank选择模块，这样能提供很大的刷屏带宽。(2)本专利技术的LED_CLKS控制模块用于产生多个同频率但不同相位的时钟，这些时钟的极性都可以调节，有效电平的长度也可以调节，这样是为了适应不同的LED显示屏。输出的数据在每个相位都会更新，而每个相位都会对应一个时钟的有效边沿，这样就能保证每个不同相位的时钟在他们的有效边沿都能采样到不同的数据，如LED_CLKS控制模块一共产生3个同频不同相的时钟，这样一个时钟周期就分为3个相位，每个相位都有数据更新，每个相位的数据都对应一个时钟边沿，这样就把数据分散到3个时钟域中，相应的就将数据线的宽度扩展了 3倍，如果原来是32bit，扩展后就变为96bit。利用这种方法，就可以在高度上扩展LED显示屏，弥补了 LED显示屏长度上不能扩展太长的问题。(3)本专利技术包含LED_AB⑶控制模块、LED_0EN控制模块、LED_STB控制模块，能根据配置自动的产生LED显示屏接口的一些控制信号。LED_AB⑶控制模块能够产生LED显示屏的行选择信号。LED_0EN控制模块用于产生使能信号，它的极性可调，用于适用不同的显示屏；它的有效电平的宽度可以调节，用于调节LED显示屏的亮度。LED_STB控制模块用于产生数据锁存信号，用于LED显示屏锁存输出的数据。这些信号都由硬件自动产生，很大程度上减小了设计的复杂度，使利用本专利技术的产品简单易用。(4)本专利技术的IObank选择模块可以选择最后要输出的控制信号、时钟和数据，输出到10管脚的任何bank上，这样使利用本专利技术的产品应用上会很灵活，避免了管脚复用引起的问题。(5)本专利技术的数据输出控制模块中可以选择将FIFO中的一个数据分为几个小部分依次发送出去，如FIF0模块中一个数据是32bit的，这样数据输出控制模块可以选择一次输出一个32bit ;或者分两次，每次输出16bit ;或者分四次，每次输出8bit。这样也提高了该专利技术应用的灵活性。(6)本专利技术的LED_CLKS控制模块还提供一个和数据同频的时钟信号，即一个时钟边沿对应一个有效数据，这为以后扩展其他的刷屏模式提供的条件。附图说明图I是本专利技术的结构框图。 图2是LED_AB⑶控制模块的结构框图。图3是LED_0EN控制模块的结构框图。图4是LED_STB控制模块的结构框图。·图5是LED_CLKS控制模块的结构框图。具体实施例方式以下结合附图，通过实施例对本专利技术进行具体说明。如图I所示，本专利技术由控制寄存器模块1、FIF0模块2、LED_AB⑶控制模块3、LED_OEN控制模块4、LED_STB控制模块5、LED_CLKS控制模块6、数据输出控制模块7及IObank选择模块8构成。下面对各部分进行详细说明控制寄存器模块1，与CPU模块10、LED_AB⑶控制模块3、LED_0EN控制模块4、LED_STB控制模块5、LED_CLKS控制模块6、数据输出控制模块7及IObank选择模本文档来自技高网...
【技术保护点】
一种基于DMA的能够刷LED显示屏的GPIO模块，其特征在于包括以下结构：控制寄存器模块（1），与CPU模块（10）相连，用于存储控制指令和状态数据；FIFO模块（2），与DMA模块（11）和数据输出控制模块（7）相连，用于数据的缓冲；LED_ABCD控制模块（3），与控制寄存器模块（1）、LED_STB控制模块（5）、LED_CLKS控制模块（6）和IObank选择模块（8）相连，用于控制LED显示屏接口的行选择信号的时序；LED_OEN控制模块（4），与控制寄存器模块（1）、LED_STB控制模块（5）、LED_CLKS控制模块（6）和IObank选择模块（8）相连，用于控制LED显示屏接口的使能信号的时序；LED_STB控制模块（5），与控制寄存器模块（1）、LED_ABCD控制模块（3）、LED_OEN控制模块（4）、LED_CLKS控制模块（6）和IObank选择模块（8）相连，用于控制LED显示屏接口的数据锁存信号的时序；LED_CLKS控制模块（6），与控制寄存器模块（1）、LED_ABCD控制模块（3）、LED_OEN控制模块（4）、LED_STB控制模块（5）和IObank选择模块（8）相连，用于控制LED显示屏接口的各个时钟信号的时序；数据输出控制模块（7），与控制寄存器模块（1）、FIFO模块（2）和IObank选择模块（8）相连，用于控制输出数据的格式和位宽；IObank选择模块（8），与控制寄存器模块（1）、LED_ABCD控制模块（3）、LED_OEN控制模块（4）、LED_STB控制模块（5）、LED_CLKS控制模块（6）、数据输出控制模块（7）及LED显示屏模块（12）相连，用于把LED显示屏的控制信号、时钟信号和数据分别在不同的IO？bank上输出。...
【技术特征摘要】
1.一种基于DMA的能够刷LED显示屏的GPIO模块，其特征在于包括以下结构 控制寄存器模块(I )，与CPU模块(10)相连，用于存储控制指令和状态数据； FIFO模块(2)，与DMA模块(11)和数据输出控制模块(7)相连，用于数据的缓冲； LED_AB⑶控制模块(3 )，与控制寄存器模块(I)、LED_STB控制模块(5 )、LED_CLKS控制模块(6)和IObank选择模块(8)相连，用于控制LED显示屏接口的行选择信号的时序；LED_0EN控制模块(4 )，与控制寄存器模块(I)、LED_STB控制模块(5 )、LED_CLKS控制模块(6)和IObank选择模块(8)相连，用于控制LED显示屏接口的使能信号的时序； LED_STB控制模块(5)，与控制寄存器模块(I)、LED_ABCD控制模块(3)、LED_0EN控制模块(4)、LED_CLKS控制模块(6)和IObank选择模块(8)相连，用于控制LED显示屏接口的数据锁存信号的时序； LED_CLKS控制模块(6 )，与控制寄存器模块(I)、LED_ABCD控制模块(3 )、LED_0EN控制模块(4 )、LED_STB控制模块(5 )和IObank选择模块(8 )相连，用于控制LED显示屏接口的各个时钟信号的时序； 数据输出控制模块(7)，与控制寄存器模块(I)、FIFO模块(2)和IObank选择模块(8)相连，用于控制输出数据的格式和位宽； IObank选择模块(8 )，与控制寄存器模块(I)、LED_AB⑶控制模块(3 )、LED_0EN控制模块(4)、LED_STB控制模块(5)、LED_CLKS控制模块(6)、数据输出控制模块(7)及LED显示屏模块(12)相连，用于把LED显示屏的控制信号、时钟信号和数据分别在不同的IO bank上输出。2.根据权利要求I所述基于DMA的能够刷LED显示屏的G...
【专利技术属性】
技术研发人员：孙进军，周毅，奚谷枫，
申请(专利权)人：东莞润风电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。