具有多种低功率模式的数据处理器制造技术

一种处理器（10），包括第一虚拟端子（VVVSS1）、第二虚拟端子（VVSS）、与第一虚拟端子耦接以给第一虚拟端子提供电流的电路（12）、耦接于第一虚拟端子和第二虚拟端子之间的第一调节晶体管（26）、与第一调节晶体管（26）并行耦接以通过将第二虚拟端子直接连接至第一虚拟端子来选择性地禁用第一调节晶体管（26）的第一禁用晶体管（28）、耦接于第二虚拟端子和第一电源电压端子（VSS）之间的第二调节晶体管（34），以及与第二调节晶体管（34）并行耦接以通过将第二虚拟端子（VVSS）直接连接至第一电源电压端子（VSS）来选择性地禁用第二调节晶体管（34）的第二禁用晶体管（32）。

【技术实现步骤摘要】
【国外来华专利技术】
本公开 内容一般地涉及数据处理系统，并且更特别地，涉及具有多种低功率模式的数据处理器。
技术介绍
静态泄漏功率已经变成了超大规模片上系统(SoC)集成电路的功率消耗的重要部分。降低泄漏电流在延长例如手持式设备的电池寿命方面正在成为越来越重要的因素。在手持式器件中的大部分电路在例如空闲或深度休眠模式中通常都是关闭的，大部分时间仅消耗泄漏功率。由于晶体管的泄漏电流随着几何形状不断精细的制造工艺而增大，因而使用传统的功率降低技术变得越来越难以满足芯片泄漏的目标。当前有几种用于降低集成电路在低功率模式期间的泄漏电流的方法。一种方法包括设置“虚拟”接地端子，该虚拟接地端子能够在正常操作模式期间处于接地电位，并且然后在低功率操作模式期间提高到地电位之上以降低泄漏电流。但是，在降低系统的高速缓冲存储器的电源电压时必须维持最小的数据保持电压以避免所保存的数据的损坏。附图说明本专利技术通过示例的方式来说明，并且不受附图所限制，在附图中类似的参考符号指示类似的元件。在附图中的元件仅出于简单和清晰起见而示出，并且不一定按比例绘制。图I以部分框图的形式和部分示意图的形式示出了根据一种实施例的数据处理器。图2以示意图的形式示出了图I的数据处理器的电压调节器。图3示出了进入图I的数据处理器的低功率模式的方法的流程图。图4示出了图I的数据处理器的低功率模式的表格。具体实施例方式总体上，本专利技术提供了一种数据处理器，具有一个或多个功能逻辑块以及一级或多级的高速缓冲存储器。在一种实施例中，组合逻辑块和高速缓冲存储器与电源电压端子耦接。电源端子可以选择性地与地线耦接，以达地电位之上的第一预定电压或者地电位之上的第二预定电压。第一和第二预定电压使用能够根据操作模式以及是否必须保留所保存的数据来启用和禁用的电压调节器来提供。在一种实施例中，全局电压调节器被耦接于第一虚拟接地端子和地线之间，并且被用来将第一预定电压设置于地电位之上。第一本地电压调节器被耦接于功能逻辑块和第一虚拟接地端子之间。第二本地电压调节器被耦接于高速缓冲存储器和第一虚拟接地端子之间。在第一低功率模式期间，并且如果高速缓冲存储器所存储的数据要保留，则不是第二本地电压调节器被启用就是全局电压调节器被启用，以给高速缓冲存储器提供在地电位之上的第一预定电压。在第二低功率模式期间，并且如果所存储的数据不用保留，则全局电压调节器和第二本地电压调节器被同时开启，以给高速缓冲存储器提供在地电位之上的第二预定电压。在一个方面，本专利技术提供了一种处理器，包括第一虚拟接地端子；第二虚拟接地端子；与第一虚拟接地端子耦接以给第一虚拟接地端子提供电流的电路；耦接于第一虚拟接地端子和第二虚拟接地端子之间的第一调节晶体管；与第一调节晶体管并行耦接以通过将第二虚拟接地端子直接连接到第一虚拟接地端子来选择性地禁用第一调节晶体管的第一禁用晶体管；耦接于第二虚拟接地端子和第一接地端子之间的第二调节晶体管；以及与第二调节晶体管并行耦接以通过将第二虚拟接地端子直接连接到接地端子来选择性地禁用第二调节晶体管的第二禁用晶体管。该处理器还可以包括耦接于电源电压端子和第二虚拟接地端子之间并且具有与第一虚拟接地端子耦接的输入以及具有与第一调节晶体管的控制电极耦接的输出的第一偏置电路；以及耦接于电源电压端子和接地端子之间并且具有与第二虚拟接地端子耦接的输入以及具有与第二调节晶体管的控制电极耦接的输出的第二偏置电路。由电路提供给第一节点的电流可以是在较低功率模式期间发生的泄漏电流。该电路可以与电源电压端子耦接，其中在第一虚拟接地端子处的电压小于在电源电压端子处的电压，并且大于地电位。在第一虚拟接地端子处的电压可以小于在电源电压端子处的电压，并且大于在第二虚拟接地端子处的电压。该电路可以包括存储器，并且其中第一 调节晶体管和第二调节晶体管中只有一个在较低功率模式期间被启用，从而防止在存储器中的状态丢失。该电路可以包括用于执行处理器操作的功能块，并且其中第一调节晶体管和第二调节晶体管中的一个或多个在低功率模式期间被启用。在退出低功率模式时，第二调节晶体管可以在禁用第一调节晶体管之前被禁用。在另一种实施例中，本专利技术提供了一种处理器，包括第一虚拟端子；第二虚拟端子；第一电源端子；第二电源端子；耦接于第二电源端子和第一虚拟端子之间的电路；耦接于第一虚拟端子和第二虚拟端子之间的第一电压调节器；耦接于第二虚拟端子和第一电源端子之间的第二电压调节器，其中当第一电压调节器被启用时，在第二电源端子和第一虚拟端子之间的电压小于在第二电源端子和第二虚拟端子之间的电压，以及当第二电压调节器被启用时，在第二电源端子和第二虚拟端子之间的电压小于在第二电源端子和第一电源端子之间的电压。当第一电压调节器被禁用时，在第二电源端子和第一虚拟端子之间的电压可以基本上与在第二电源端子和第二虚拟端子之间的电压相同，以及当第二电压调节器被禁用时，在第二电源端子和第二虚拟端子之间的电压可以基本上与在第二电源端子和第一电源端子之间的电压相同。第一电源电压端子可以是接地基准端子。该电路可以包括存储器，并且其中，在低功率模式期间，第一电压调节器和第二电压调节器中只有一个可以被启用以防止存储器的状态丢失。该电路可以包括用于执行处理器操作的功能块，并且其中，在低功率模式期间，第一电压调节器和第二电压调节器中的一个或多个被启用。其中在深度低功率模式期间，第一电压调节器和第二电压调节器两者都可以被启用。在退出深度低功率模式时，第二电压调节器可以在禁用第一电压调节器之前被禁用。在又一个方面，本专利技术提供了一种处理器，包括第一虚拟电源端子；第二虚拟电源端子；第三虚拟电源端子；第一电源端子；第二电源端子；耦接于第二电源端子和第一虚拟电源端子之间用于执行处理器操作的功能电路；耦接于第一虚拟电源端子和第二虚拟电源端子之间的第一电压调节器；耦接于第二电源端子和第三虚拟电源端子之间的存储器；耦接于第三虚拟电源端子和第二虚拟电源端子之间的第二电压调节器；以及耦接于第二虚拟电源端子和第一电源端子之间的第三电压调节器，其中当第一电压调节器被启用时，在第二电源端子和第一虚拟电源端子之间的电压小于在第二电源端子和第二虚拟电源端子之间的电压，当第二电压调节器被启用时，在第二电源端子和第三虚拟电源端子之间的电压小于在第二电源端子和第二虚拟电源端子之间的电压，以及当第三电压调节器被启用时，在第二电源端子和第二虚拟电源端子之间的电压小于在第二电源端子和第一电源端子之间的电压。当第一电压调节器被禁用时，第一虚拟电源端子可以直接连接至第二虚拟电源端子，当第二电压调节器被禁用时，第三虚拟电源端子可以直接连接至第二虚拟电源端子，以及当第三电压调节器被禁用时，第二虚拟电源端子可以直接连接至第二电源端子。在低功率模式期间，第二电压调节器和第三电压调节器中只有一个可以被启用，以防止存储器的状态丢失。在深度低功率模式期间，第一电压调节器和第二电压调节器两者都可以被启用。在退出深度低功率模式时，第三电压调节器可以在禁用第二电压调节器之前被禁用。当提及使信号、状态位或类似的装置分别进入其逻辑真或逻辑假状态时，在本文中使用术语“断言(assert)”或“置位(set)”和“置否(negate)”(或者“取消断言(deassert)”本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·拉玛拉朱，D·R·比尔登，T·L·库珀，
申请(专利权)人：飞思卡尔半导体公司，
类型：
国别省市：