一种闪存控制器以及闪存控制方法技术

本发明专利技术公开了一种闪存控制器以及闪存控制方法，采用事先将闪存控制命令进行分解，将其分解为闪存可以识别的原子操作；并将该原子操作编成微码装载在闪存控制器中。在执行闪存控制命令时，采用查找的方式找到对应的微码，完成命令的执行过程。闪存控制器不需要对每条闪存控制命令进行解析，因此提高了闪存控制命令的执行速度。此外由于采用了RAM来存储闪存操作所需要的控制信号，可以有效减少芯片的使用面积。对于增加新的闪存控制命令时，只需要进行一次命令的分解、编码和装载过程，大大简化了闪存控制器设计的复杂度。

【技术实现步骤摘要】
本专利技术涉及一种闪存管理装置，具体涉及一种闪存控制器的设计技术。
技术介绍
随着闪存大量在终端设备中使用，闪存的存储容量也越来越大，而用户对于闪存读写速度的要求也越来越高。现有技术中的管理闪存的装置为闪存控制器，在闪存控制器中一般设置有指令解析单元，用于解析主机发送的闪存控制命令；对于主机的每一个命令都需要有一个解析过程和存储解析后的闪存控制命令的存储过程；再根据一定的规则将解析后的闪存控制命令予以执行。上述的处理机制对闪存控制器的性能要求比较高，导致闪存控制器芯片的面积较大，而且对于主机发送的闪存控制命令的处理速度不高。此外对于下挂多通道闪存芯片或者闪存芯片阵列时，设计思路复杂。而且对于下挂不同的闪存芯片 可能需要重新设计闪存控制器，通用性比较差。
技术实现思路
本专利技术解决的技术问题是提供一种闪存控制器以及闪存控制方法，使得闪存控制器能够高速执行主机发送的闪存控制命令。本专利技术公开的闪存控制器，包括指令分解模块、指令编码模块和闪存控制单元；所述指令分解模块，用于接收主机的闪存控制命令，并将其分解成原子操作指令；所述指令编码模块，用于将所述原子操作指令编译成微码；所述闪存控制单元，用于将所述微码解析成闪存可以识别的操作信号，并执行所述操作信号。进一步的，所述指令编码模块还包括存储器单元，所述存储器单元用于存储所述指令分解模块分解后的原子操作指令和所述原子操作指令编译后的微码。所述存储器单元还包括原子操作指令存储器和微码存储器；所述原子操作指令存储器，用于存储所述指令分解模块分解后的原子操作指令；所述微码存储器，用于存储所述原子操作指令编译后的微码。优选的，所述原子操作指令存储器为第一级RAM，所述微码存储器为第二级RAM。所述的第一级RAM和第二级RAM还用于通过非易失性存储器或者装载器软件装入所述原子操作指令和所述微码。优选的，所述指令分解模块分解后的原子操作指令为RISC指令集。本专利技术还公开的闪存控制方法，包括以下处理步骤将主机的闪存控制命令分解成原子操作指令；将所述原子操作指令编译成微码，并将所述原子操作指令和所述微码装入存储器单元；接收主机发送的闪存控制命令，获取对应的原子操作指令在存储器单元中的地址信息；根据对应的原子操作指令在存储器单元中获取对应的微码信息；将微码信息解析成闪存可以识别的操作信号，并执行所述操作信号。进一步的，所述将所述原子操作指令和所述微码装入存储器单元具体为在所述的存储器单元中设置原子操作指令存储器和微码存储器；将所述分解后的原子操作指令装入原子操作指令存储器；将所述原子操作指令编译后的微码装入微码存储器。优选的，所述装入原子操作指令和微码的方式包括通过非易失性存储器装入和通过或者装载器软件装入。优选的，所述分解后的原子操作指令为RISC指令集。 由于本专利技术采用事先将闪存控制命令进行分解，将其分解为闪存可以识别的原子操作；并将该原子操作编成微码装载在闪存控制器中。在执行闪存控制命令时，采用查找的方式找到对应的微码，完成命令的执行过程。闪存控制器不需要对每条闪存控制命令进行解析，因此提高了闪存控制命令的执行速度。此外由于采用了 RAM来存储闪存操作所需要的控制信号，可以有效减少芯片的使用面积。对于增加新的闪存控制命令时，只需要进行一次命令的分解、编码和装载过程，后续就可以快速执行该新的闪存控制命令，大大简化了闪存控制器设计的复杂度。附图说明图I是闪存控制器的工作原理图；图2是本专利技术闪存控制器的工作原理图；图3是本专利技术下挂闪存阵列的闪存控制器的工作原理图；图4是本专利技术闪存控制方法流程图。具体实施例方式下面结合附图，并通过实施例详细介绍本专利技术的实现过程。如图I所示，闪存控制器是位于主机和闪存之间，用于接收主机的闪存控制命令，完成对闪存的读写控制。闪存控制器将主机的闪存控制命令转换成闪存可以识别并执行的操作信号。实施例一如图2所示为本专利技术闪存控制器的工作原理，本实施例中闪存控制器包括指令分解模块、指令编码模块和闪存控制单元。指令分解模块用于接收主机的闪存控制命令，例如读、写、擦除等，并将其分解成原子操作指令，该原子命令为闪存可以识别的，例如发送命令、发送地址、延迟等待等等。指令编码模块用于将原子操作指令编译成微码。闪存控制单元用于将微码解析成闪存可以识别的操作信号，并执行操作信号。在一种实施方式中，在指令编码模块还包括存储器单元，该存储器单元用于存储指令分解模块分解后的原子操作指令和原子操作指令编译后的微码。可以采用分别存储的方式，即存储器单元还可以包括原子操作指令存储器和微码存储器；原子操作指令存储器用于存储所述指令分解模块分解后的原子操作指令；微码存储器用于存储原子操作指令编译后的微码。在本实施例中存储器可以采用RAM来实现，一种实现方式为将原子操作指令存储器设置为第一级RAM，将微码存储器设置为第二级RAM。原子操作指令和微码的装载方式有两种一种是通过非易失性存储器将其分别装载到第一级RAM和第二级RAM ;另一种是通过装载器软件将原子操作指令和所述微码分别装入第一级RAM和第二级RAM中。在一种实施方式中，指令分解模块将闪存控制命令分解后的原子操作指令为RISC指令集。实施例二如图3所示，为本专利技术下挂闪存阵列闪存控制器的工作原理，与实施例一的区别在于闪存控制器中设置有多个微码存储器和多个闪存控制单元，每个闪存通道的闪存芯片组分别对应一个微码存储器和一个闪存控制单元。这样可以实现对不同闪存通道的闪存芯片的并行处理。每个通道内的多个闪存芯片也可以实现并行处理。即每个闪存控制单元对于每个通道内的不同的闪存芯片发送流水线操作信号，即每个通道的不同闪存芯片在接收到流水线操作信号后也可以实现并行操作。这种设置方式进一步提高了闪存读写速度。 实施例三如图4所示，为本专利技术闪存控制方法流程，包括以下处理过程主机命令分解将主机的闪存控制命令分解成原子操作指令。即指令分解模块将主机发来的闪存控制命令分解成闪存可识别原子操作指令，一种优选的方式是将其分解为RISC指令集。编码和装载将原子操作指令编译成微码，并将原子操作指令和所述微码装入存储器单元；具体可以分别将其装入原子操作指令存储器和微码存储器，存储器可以采用RAM来实现，原子操作指令存储器设为第一级RAM，微码存储器为第二级RAM。装载的方式包括通过非易失性存储器装入和通过或者装载器软件装入。取址当主机发送某条闪存控制命令时，闪存控制器接收主机发送的闪存控制命令，获取该命令对应的原子操作指令在存储器单元中的地址信息；从而得到原子操作指令，例如可以是RISC指令集中的某条指令。译码根据对应的原子操作指令在存储器单元中获取对应的微码信息，并读取该微码；执行将微码信息经过闪存控制单元解析成闪存可以识别的操作信号，并执行所述操作信号。同时根据微码获得下一条原子操作指令的地址，依次执行直到该闪存控制命令对应的指令序列执行完毕。对于需要新增加闪存控制命令时，只需要将新增加的闪存控制命令通过指令分解单元分解成原子操作指令，即修改原子操作指令存储器和微码存储器(或第一级RAM和第二级RAM)即可，而不需要去修改闪存控制单元。以上所述实施例，仅为本专利技术的较佳实例而已，并非用于限定本专利技术的保护范围，凡在本专利技术的精神和原则之内所作的任何修改、等同替换或改进等，本文档来自技高网...

【技术保护点】
一种闪存控制器，其特征在于，所述闪存控制器包括：指令分解模块、指令编码模块和闪存控制单元；所述指令分解模块，用于接收主机的闪存控制命令，并将其分解成原子操作指令；所述指令编码模块，用于将所述原子操作指令编译成微码；所述闪存控制单元，用于将所述微码解析成闪存可以识别的操作信号，并执行所述操作信号。

【技术特征摘要】
1.一种闪存控制器，其特征在于，所述闪存控制器包括指令分解模块、指令编码模块和闪存控制单元； 所述指令分解模块，用于接收主机的闪存控制命令，并将其分解成原子操作指令； 所述指令编码模块，用于将所述原子操作指令编译成微码； 所述闪存控制单元，用于将所述微码解析成闪存可以识别的操作信号， 并执行所述操作信号。2.根据权利要求I所述的闪存控制器，其特征在于，所述指令编码模块还包括存储器单元，所述存储器单元用于存储所述指令分解模块分解后的原子操作指令和所述原子操作指令编译后的微码。3.根据权利要求2所述的闪存控制器，其特征在于，所述存储器单元还包括原子操作指令存储器和微码存储器； 所述原子操作指令存储器，用于存储所述指令分解模块分解后的原子操作指令； 所述微码存储器，用于存储所述原子操作指令编译后的微码。4.根据权利要求3所述的闪存控制器，其特征在于，所述原子操作指令存储器为第一级RAM，所述微码存储器为第二级RAM。5.根据权利要求4所述的闪存控制器，其特征在于，所述的第一级RAM和第二级RAM还用于通过非易失性存储器或者装载器软件装入所述原子操作指令和所述微码。6.根...

【专利技术属性】
技术研发人员：邢冀鹏，陈磊，杨涛，
申请(专利权)人：忆正科技武汉有限公司，
类型：发明
国别省市：