一种数据传输方法以及时间延迟模块技术

本发明专利技术提供了一种数据传输方法以及时间延迟模块，其中，数据传输方法包括：设置第一数据端和第二数据端之间的延迟传输模块的传输延迟时间初始值；通过对传输延迟时间的多次调整来进行传输数据的多次检测，得到每个传输延迟时间对应的检测结果；在每个传输延迟时间对应的检测结果中，选择最优检测结果；将最优检测结果对应的传输延迟时间，设置为延迟传输模块的最优传输延迟时间，使第一数据端和第二数据端之间的数据传输经过最优传输延迟时间的延迟。通过上述数据传输方法和时间延迟模块，使得数据传输延迟时间能自动调节，保证数据传输的完整性和准确性。

【技术实现步骤摘要】

本专利技术涉及数据通信领域，尤其涉及一种数据传输方法以及时间延迟模块。
技术介绍
一般来说，基站、核心网的应用单板上处理器(如CPU或DSP等)都会集成有内存控制器，此内存控制器通常会外挂内存芯片以供存储数据。内存控制器与内存芯片之间会进行数据的传递。当内存控制器发出写命令时，数据从内存控 制器传输到内存芯片。当内存控制器发出读命令时，数据从内存芯片传送到内存控制器并由处理器进行处理。内存芯片通常使用同步动态随机存储器(SDRAM)，同步即存储器的工作需要同步时钟。而双倍数据流SDRAM (DDR SDRAM)在时钟的上升沿(rising edge)及下降沿(fallingedge)都能进行传输数据，为内存芯片所广泛采用，故下面以DDR芯片为例进行描述。当内存控制器发出读取指令时，处理器选定的外挂DDR芯片会开始驱动数据信号(DQ信号)与数据选通(Data Strobe)信号(简称DQS信号)，DDR芯片被视为发送端。当内存控制器发出写入指令时，则由内存控制器驱动DQ信号与DQS信号，且内存控制器被视为发送端。DQS信号是双向的，它是数据的同步时钟信号，传输一个字节(Byte)的每本文档来自技高网...

【技术保护点】
一种数据传输方法，其特征在于，包含：第一数据端和第二数据端之间的延迟传输模块获得传输延迟时间的初始值，所述传输延迟时间是所述延迟传输模块施加在所述第一数据端和第二数据端之间的传输数据的延时；所述延迟传输模块通过对所述传输延迟时间的多次调整来进行传输数据的多次检测，得到每个传输延迟时间对应的检测结果；所述延迟传输模块在所述每个传输延迟时间对应的检测结果中，选择最优检测结果；所述延迟传输模块将所述最优检测结果对应的传输延迟时间，设置为所述延迟传输模块的最优传输延迟时间，使所述第一数据端和第二数据端之间的数据传输经过所述最优传输延迟时间的延迟。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈泽强，赵琰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：