输出位信息的读写与时序控制器制造技术

一种输出位信息的读写与时序控制器，包括PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器；该控制器应用FPGA设计硬连接控制电路，实现与PLC执行用户程序指令的并行操作；在实现输出位信息功能时，只需要控制器内部时序2个脉冲控制，第一个脉冲写入PLC输出位信息的命令，第二个脉冲写入位信息，其控制器将在脉冲的作用下独立完成位信息的写入操作；需读取PLC输出位信息时，同样只需2个脉冲控制，第一个脉冲写入读取PLC输出位信息的命令，第二个脉冲即可读出位信息传输到PLC系统数据总线的D0位。提高了PLC执行用户程序的速度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种输出位信息的读写与时序控制器，尤其涉及一种基于FPGA并行操作电路硬连接的PLC输出位信息读写操作控制电路及其时序控制。
技术介绍
PLC输出端口的控制主要采用输出锁存器的输出端与输出驱动电路连接，输出锁存器的输入端与输出映像存储器的输出端连接，在PLC输出刷新过程中将输出映像存储器的每个位单元的内容传输给输出锁存器相对应的位单元中；PLC在用户程序执行过程中对输出映像存储器进行读和写操作，对于高速输出指令的执行是直接将输出信息传输给输出锁存器，并对输出映像存储器相对应的位单元内容进行刷新；在应用ARM微处理器作为PLC控制核心的系统中，由于ARM没有专门的位处理指令，在执行输出位信息的指令时，需要将执行结果的位信息状态通过移位方式存入输出指令指定的寄存器中，并将该寄存器的16·位或32位其它位清0，再和从输出映像存储器读出16位或32位输出信息进行或运算，或运算结果写入输出映像存储器；在PLC逻辑运算指令中，如果某个输出软元件为操作数，需要从输出映像存储器读出16位或32位输出信息，通过移位方式获得该输出软元件位信息参与逻辑运算；高速输出位信息指令的执行也与普通的输出位信息指令执行过程基本相同，只是运算结果还需要写入输出锁存器；这样，在PLC执行输出位信息指令，高速输出位信息指令和PLC逻辑运算指令某个输出软元件为操作数的情况下，应用ARM微处理器作为PLC控制核心的系统中，PLC其处理过程需要执行多条ARM指令，对PLC执行用户程序的速度产生影响，不利于提高PLC执行用户程序的速度。
技术实现思路
本技术的目的在于提供一种能够自主完成命令所要求功能的PLC输出位信息的读写与时序控制器，实现与PLC执行用户程序指令的并行操作；实现输出位信息功能时，只需要控制器内部时序2个脉冲控制，第一个脉冲写入PLC输出位信息的命令，第二个脉冲写入位信息，其控制器将在脉冲的作用下独立完成位信息的写入操作；需读取PLC输出位信息时，同样只需2个脉冲控制,第一个脉冲写入读取PLC输出位信息的命令,第二个脉冲即可读出位信息传输到PLC系统数据总线的DO位；充分利用了 FPGA并行操作的功能，减少PLC系统对输出位信息读写的数据处理的程序操作，进而提高PLC执行用户程序的速度。解决上述技术问题的技术方案是一种输出位信息的读写与时序控制器，包括PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块，高速输出位信息控制器和位信息读写控制模块和脉冲分配器；所述PLC输出端口与输出锁存器与PLC输出映像存储器，地址命令写入模块，高速输出位信息控制器连接；所述PLC输出端口与输出锁存器用于锁存PLC输出信息，驱动PLC外部负载；所述PLC输出映像存储器与PLC输出端口与输出锁存器，地址命令写入模块，高速输出位信息控制器和位信息读写控制模块连接；所述PLC输出映像存储器用于存储执行输出位信息命令和高速输出位信息命令的结果；所述地址命令写入模块与PLC输出端口与输出锁存器，PLC输出映像存储器，写入位信息存储模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器连接；如果PLC系统的模块地址总线的地址值是本技术的输出位信息的读写与时序控制器的地址值，所述地址命令写入模块在PLC系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出Y元件的编号并予以输出，向写入位信息存储模块发出存储PLC系统数据总线的DO位信息的信号；所述写入位信息存储模块与地址命令写入模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器连接；所述写入位信息存储模块用于存储执行输出位信息和高速输出位信息命令需要输出的位信息，发出脉冲分配器的启动信号，位信息读写控制模块的写入位信息信号； 所述高速输出位信息控制器与PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块和脉冲分配器连接；所述高速输出位信息控制器执行输出刷新命令对PLC输出端口与输出锁存器的低8位数据进行刷新；执行高速输出位信息命令时，将高速输出位信息传输到PLC输出端口与输出锁存器锁存；所述位信息读写控制模块与PLC输出映像存储器，地址命令写入模块，写入位信息存储模块和脉冲分配器连接；所述位信息读写控制模块执行位信息读取命令时，在PLC系统RD信号的作用下，读出Y编号低二位信息作为地址选中的位信息传输到PLC数据总线的DO ;执行输出位信息和高速输出位信息命令时,在脉冲分配器输出的脉冲①和脉冲②的作用下，输出的位信息与PLC输出映像存储器输出的4位数据组成新的4位数据传输到PLC输出映像存储器由Y编号高四位所指定的存储单元中；所述脉冲分配器与地址命令写入模块，写入位信息存储模块和高速输出位信息控制器，位信息读写控制模块连接；脉冲分配器作为输出位信息的读写与时序控制器的内部时序控制模块，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器被启动之后，间隔半个PLC时钟之后按照顺序发出4个下降沿脉冲，脉冲分配器输出的4个下降沿脉冲的编号分别为脉冲①，脉冲②，脉冲③，脉冲④；每个PLC系统时钟发出2个脉冲，相邻的2个脉冲是在第2个脉冲可靠的由“I” 一 “0”，第I个脉冲再从“O”一 “I”;脉冲④对脉冲分配器和地址命令写入模块实施复位操作；如果脉冲分配器在工作时，又一次接收到启动脉冲信号，间隔半个PLC时钟之后再次按照顺序发出4个下降沿脉冲。其进一步技术方案是所述PLC输出端口与输出锁存器包括PLC输出端口、PLC输出驱动电路、FPGA输出端口和PLC输出锁存器；PLC输出端口与PLC外部负载和PLC输出驱动电路的输出端连接；PLC输出驱动电路的输出端与PLC输出端口连接，输入端与FPGA输出端口连接；FPGA输出端口与PLC输出驱动电路的输入端，PLC输出锁存器的输出端连接；PLC输出锁存器的输出端与FPGA输出端口连接，PLC输出锁存器的高56位数据输入端与PLC输出映像存储器连接，低8位数据输入端与高速输出位信息控制器连接；高56位数据刷新信号输入端与地址命令写入模块连接；低8位数据刷新输入端与高速输出位信息控制器连接；模块复位命令输入端与地址命令写入模块连接；上述PLC输出锁存器在输出刷新命令的作用下分别将高56位和低8位数据予以存储，并将64位数据通过FPGA输出端口、PLC输出驱动电路和PLC输出端口输出驱动PLC外部负载。其进一步技术方案是所述PLC输出映像存储器包括η入4位出存储器，4入η位出存储器，一个是用于存储输入的η位数据和输出4位数据的η入4位出存储器，一个是用于存储输入的4位数据和输出η位数据的4入η位出存储器；η入4位出存储器的4位数据输出端和η位数据写入脉冲输入端与位信息读写控制模块连接；Υ编号高四位输入端和模块复位命令输入端与地址命令写入模块连接；η位数据输入端与4入η位出存储器的η位数据输出端连接；4入η位出存储器的η位数据输出端和η入4位出存储器的η位数据输入端连接；4位数据输入端和4位数据写入脉冲输入端与位信息读写控制模块连接；￥编号高四位输入端和模块复位命令输入端与地址命令写入模块连接； 所述PLC输出映像存储器的4入η位出存储器输出本文档来自技高网...

【技术保护点】
一种输出位信息的读写与时序控制器，其特征在于：该控制器包括PLC输出端口与输出锁存器（Ⅰ）；PLC输出映像存储器（Ⅱ）；地址命令写入模块（Ⅲ）；写入位信息存储模块（Ⅳ）；高速输出位信息控制器（Ⅴ）；位信息读写控制模块（Ⅵ）和脉冲分配器（Ⅶ）；所述PLC输出端口与输出锁存器（Ⅰ）与PLC输出映像存储器（Ⅱ），地址命令写入模块（Ⅲ），高速输出位信息控制器（Ⅴ）连接；所述PLC输出端口与输出锁存器（Ⅰ）用于锁存PLC输出信息，驱动PLC外部负载；所述PLC输出映像存储器（Ⅱ）与PLC输出端口与输出锁存器（Ⅰ），地址命令写入模块（Ⅲ），高速输出位信息控制器（Ⅴ）和位信息读写控制模块（Ⅵ）连接；所述PLC输出映像存储器（Ⅱ）用于存储执行输出位信息命令和高速输出位信息命令的结果；所述地址命令写入模块（Ⅲ）与PLC输出端口与输出锁存器（Ⅰ），PLC输出映像存储器（Ⅱ），写入位信息存储模块（Ⅳ），高速输出位信息控制器（Ⅴ），位信息读写控制模块（Ⅵ）和脉冲分配器（Ⅶ）连接；如果PLC系统的模块地址总线的地址值是输出位信息的读写与时序控制器的地址值，所述地址命令写入模块（Ⅲ）在PLC系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出Y元件的编号并予以输出，向写入位信息存储模块（Ⅳ）发出存储PLC系统数据总线的D0位信息的信号；所述写入位信息存储模块（Ⅳ）与地址命令写入模块（Ⅲ），高速输出位信息控制器（Ⅴ），位信息读写控制模块（Ⅵ）和脉冲分配器（Ⅶ）连接；所述写入位信息存储模块（Ⅳ）用于存储执行输出位信息和高速输出位信息命令需要输出的位信息，发出脉冲分配器（Ⅶ）的启动信号，位信息读写控制模块（Ⅵ）的写入位信息信号；所述高速输出位信息控制器（Ⅴ）与PLC输出端口与输出锁存器（Ⅰ），PLC输出映像存储器（Ⅱ），地址命令写入模块（Ⅲ），写入位信息存储模块（Ⅳ）和脉冲分配器（Ⅶ）连接；所述高速输出位信息控制器（Ⅴ）执行输出刷新命令对PLC输出端口与输出锁存器（Ⅰ）的低8位数据进行刷新；执行高速输出位信息命令时，将高速输出位信息传输到PLC输出端口与输出锁存器（Ⅰ）锁存；所述位信息读写控制模块（Ⅵ）与PLC输出映像存储器（Ⅱ），地址命令写入模块（Ⅲ），写入位信息存储模块（Ⅳ），脉冲分配器（Ⅶ）连接；所述位信息读写控制模块（Ⅵ）执行位信息读取命令时，在PLC系统RD信号的作用下，读出Y编号低二位信息作为地址选中的位信息传输到PLC数据总线的D0；执行输出位信息和高速输出位信息命令时，在脉冲分配器（Ⅶ）输出的脉冲①和脉冲②的作用下，输出的位信息与PLC输出映像存储器（Ⅱ）输出的4位数据组成新的4位数据传输到PLC输出映像存储器（Ⅱ）由Y编号高四位所指定的存储单元中；所述脉冲分配器（Ⅶ）与地址命令写入模块（Ⅲ），写入位信息存储模块（Ⅳ），高速输出位信息控制器（Ⅴ）和位信息读写控制模块（Ⅵ）连接；脉冲分配器（Ⅶ）作为输出位信息的读写与时序控制器的内部时序控制模块，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器（Ⅶ）被启动之后，间隔半个PLC时钟之后按照顺序发出4个下降沿脉冲，脉冲分配器（Ⅶ）输出的4个下降沿脉冲的编号分别为：脉冲①，脉冲②，脉冲③，脉冲④；每个PLC系统时钟发出2个脉冲，相邻的2个脉冲是在第2个脉冲可靠的由“1”→“0”，第1个脉冲再从“0”→“1”；脉冲④对脉冲分配器（Ⅶ）和地址命令写入模块（Ⅲ）实施复位操作；如果脉冲分配器（Ⅶ）在工作时，又一次接收到启动脉冲信号，间隔半个PLC时钟之后再次按照顺序发出4个下降沿脉冲。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李克俭，蔡启仲，覃永新，余玲，蒋玉新，张炜，文家燕，
申请(专利权)人：广西工学院，
类型：实用新型
国别省市：