CPU连接电路、数据处理装置、算术处理设备及相应方法制造方法及图纸

本申请涉及CPU连接电路、数据处理装置、算术处理设备及相应方法。提供了一种CPU连接电路和一种方法，其中CPU连接电路是两个CPU通过交替地进行布置在两个CPU之间的两个缓冲器之间的转换来防止数据处理不能被接收侧的CPU充分执行的事件，而将要使用的电路。包括了监控CCPU1所存储在缓冲器(301，302)的任何一个中的数据的量是否到达预定的阈值的存储控制器(303)；当CCPU1所存储在缓冲器(301，302)中的数据的量到达阈值时，存储控制器(303)请求ACPU2获取存储在缓冲器中的数据，并且将来自CCPU的数据的存储目的地改变为两个缓冲器中的另一个；阈值是大于CCPU1发送至缓冲器(301，302)的数据的单位量的值。

【技术实现步骤摘要】
本专利技术涉及用于结合两个中央处理单元(CPU)使用以便通过交替地进行两个缓冲器之间的转换来使用布置在两个CPU之间的两个缓冲器的电路和方法，以及利用该电路的便携式通信终端，并且具体而言，涉及用于在应对高速下行分组接入(HSDPA)通信的通信CPU和应用CPU之间的连接的连接电路和方法，以及便携式通信终端。
技术介绍
迄今为止,实际已使用了包括两个CPU的信息处理装置以便通过在两个CPU之间`通信数据来执行预定处理。例如，已知包括了两个CPU(即用于通信的一个CPU和用于应用的一个CPU)的便携终端，从而通信CPU(CCPU)所解调的数据由应用CPU(ACPU)处理以进行与通信相关联的任意应用。作为与包括了两个CPU (即用于通信的一个CPU和用于应用的一个CPU)的便携终端有关的技术，存在着专利文档I所公开的“a portable terminal with communicationfunction composed of a plurality of CPUs and a control method therefore，，。然而，当采用具有高数据传送速率的通信方案(例如HSDPA)本文档来自技高网...

【技术保护点】
一种包括两个缓冲器的CPU连接电路，所述CPU连接电路被连接在两个CPU之间，用于中继从所述两个CPU中的至少一个到所述两个CPU中的另一个的数据传送，所述CPU连接电路包括：监控单元，所述监控单元监控发送侧CPU所存储在所述两个缓冲器的任何一个中的数据的量是否到达预定的阈值；以及请求单元，所述请求单元当所述发送侧CPU所存储在缓冲器中的数据的量到达所述阈值时，请求接收侧CPU获取存储在缓冲器中的数据，并且将所述发送侧CPU的数据存储目的地改变为所述两个缓冲器中的另一个，所述阈值是大于所述发送侧CPU发送至缓冲器的数据的单位量的值，其中，在所述接收侧CPU从缓冲器获取数据期间，所述发送侧CPU...

【技术特征摘要】
2006.07.28 JP 2006-2068081.一种包括两个缓冲器的CPU连接电路，所述CPU连接电路被连接在两个CPU之间，用于中继从所述两个CPU中的至少一个到所述两个CPU中的另一个的数据传送，所述CPU连接电路包括 监控单元，所述监控单元监控发送侧CPU所存储在所述两个缓冲器的任何一个中的数据的量是否到达预定的阈值；以及 请求单元，所述请求单元当所述发送侧CPU所存储在缓冲器中的数据的量到达所述阈值时，请求接收侧CPU获取存储在缓冲器中的数据，并且将所述发送侧CPU的数据存储目的地改变为所述两个缓冲器中的另一个， 所述阈值是大于所述发送侧CPU发送至缓冲器的数据的单位量的值， 其中，在所述接收侧CPU从缓冲器获取数据期间，所述发送侧CPU将数据存储到所述两个缓冲器中所述的另一个。2.如权利要求I所述的CPU连接电路，其中所述CPU连接电路中继所述两个CPU的两个方向的数据传送；并且当所述两个CPU都需要向缓冲器传送数据时，优先级被预先设置以确定所述两个CPU的哪一个在发送侧。3.如权利要求I所述的CPU连接电路，其中所述CPU连接电路还包括设置单元，所述设置单元根据从所述接收侧CPU输入的控制信号来动态地设置所述阈值。4.如权利要求I所述的CPU连接电路，其中当所述发送侧CPU改变作为数据存储目的地的缓冲器时，如果在改变后的缓冲器中仍有先前所存储的并且没有被所述接收侧CPU获取的数据，那么溢出信号至少被输出至所述接收侧CPU。5.一种包括两个缓冲器的、用于通过从发送侧CPU向接收侧CPU传送数据来处理数据的数据处理装置，所述数据处理装置包括 监控单元，所述监控单元监控发送侧CPU所存储在所述两个缓冲器的任何一个中的数据的量是否到达预定的阈值；以及 请求单元，所述请求单元当所述发送侧CPU所存储在缓冲器中的数据的量到达所述预定的阈值时，请求接收侧CPU的算术处理单元获取存储在缓冲器中的数据，并且将所述发送侧CPU的数据存储目的地改变为所述两个缓冲器中的另一个， 所述阈值是大于所述发送侧CPU发送至缓冲器的数据的单位量的值， 其中，在所述接收侧CPU从缓冲器获取数据期间，所述发送侧CPU将数据存储到所述两个缓冲器中所述的另一个。6.如权利要求5所述的数据处理装置，其中所述数据处理装置还包括设置单元，所述设置单元根据从所述算术处理单元输出的控制信号来动态地设置所述阈值。7.如权利要求5所述的数据处理装置，其中当所述发送侧CPU改变作为数据存储目的地的缓冲器时，如果在改变后的缓冲器中仍有先前所存储的并且没有被所述算术处理单元获取的数据，那么溢出信号至少被输出至所述算术处理单元。8.一种算术处理设备，包括 两个缓冲器，所述两个缓冲器经由数据传输路径连接至第二 CPU ； 监控单元，所述监控单元监控所述第二 CPU所传送并存储在所述两个缓冲器的任何一个中的数据的量是否到达预定的阈值；以及 请求单元，所述请求单元当所述第二 CPU所存储在缓冲器中的数据的量到达所述阈值时，请求算术处理单元获取存储在缓冲器中的数据，并且将所述第二 CPU的数据存储目的地改变为所述两个缓冲器中的另一个， 所述阈值是大于所述第二 CPU发送至缓冲器的数据的单位量的值， 其中，在所述算术处理单元从缓冲器获取数据期间，所述第二 CPU将数据存储到所述两个缓冲器中所述的另一个。...

【专利技术属性】
技术研发人员：中川贵雄，立河孝，中村直行，塚本直史，细井俊克，仓金博，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：