介质层的形成方法技术

一种介质层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层，所述介质层至少分两次沉积形成，每次沉积预定厚度；在每次沉积后均进行碳处理。本发明专利技术有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别是一种。
技术介绍
目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作铜·布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介质层(所述超低k为介电常数小于等于2. 6)。在美国专利申请US11/556306中公开了一种采用超低k介电材料作为介质层的技术方案。在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图I至图4所示，参考图1，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成超低k介质层20 ;在超低k介质层20上形成抗反射层(BARC) 30，用于光刻工艺中防止光进行下一膜层而影响膜层的性质；在抗反射层30上涂覆光刻胶层40 ;经过曝光显影工艺，在光刻胶层40上定义出开口的图案。如图2所示，以光刻胶层40为掩膜，沿开口的图案刻蚀超低k介质层20至露出半导体衬底10，形成沟槽50。如图3所示，去除光刻胶层和抗反射层；用溅镀工艺在超低k介质层20上形成铜金属层60，且所述铜金属层60填充满沟槽内。如图4所示，采用化学机械研磨法(CMP)平坦化金属层至露出超低k介质层20，形成金属布线层60a。现有技术在超低k介质层中形成金属布线或导电插塞时,超低k介质层的介电常数k值会发生漂移(k值变大)，从而导致超低k介质层电容值发生变化，使半导体器件的稳定性和可靠性产生严重问题。
技术实现思路
本专利技术解决的问题是提供一种，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。为解决上述问题，本专利技术实施例提供一种，包括提供半导体衬底；在所述半导体衬底上形成介质层，所述介质层至少分两次沉积形成，每次沉积预定厚度；在每次沉积后均进行碳处理。可选的，所述碳处理为含碳等离子体处理。可选的，所述含碳等离子体处理采用包含CxHy的气体，含量为400 SOOsccm。可选的，所述含碳等离子体处理的气体还包含氦气，含量为2000 3000SCCm。可选的，所述含碳等离子体处理采用的温度为350°C 400°C，时间为I 2分钟，射频功率为800 1200W。可选的，所述预定厚度为800埃 1000埃。可选的，所述介质层为超低k介质层，介电常数为小于等于2. 6。可选的，所述超低k介质层的材料为SiCOH。可选的，形成介质层的方法为化学气相沉积法。与现有技术相比，本专利技术技术方案具有以下优点在所述半导体衬底上形成介质层，所述介质层至少分两次沉积形成，每次沉积预定厚度；在每次沉积后均进行碳处理。在后续光刻胶层剥离和刻蚀介质层过程中对碳含量会有消耗，由于增加了介质层中的碳含 量，使介质层中的碳含量保持稳定，避免了碳含量的缺少对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。进一步，分多次沉积，每次沉积800埃 1000埃后进行碳处理，使碳离子均匀分布于介质层的多孔材料中；防止只在介质层表面进行碳处理，使介质层表面与介质层内部的碳离子分布不均匀而导致的后续光刻胶层剥离和刻蚀介质层过程中对介质层内部的碳含量消耗过多，避免了碳含量的缺少对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。附图说明图I至图4为现有技术形成包含超低k介质层的金属布线的示意图；图5为本专利技术形成介质层的具体实施方式流程示意图；图6至图11为本专利技术形成包含超低k介质层的半导体器件的第一实施例示意图；图12至图19为在本专利技术形成包含超低k介质层的半导体器件的第二实施例示意图；图20为现有技术和本专利技术工艺形成的介质层经过刻蚀工艺后k值的变化比较图。具体实施例方式在深亚微米以下的工艺，在后段工艺中制作金属布线层或导电插时，采用超低k介电材料作为介质层过程中，专利技术人发现由于超低k介质层是多孔材料(图I至图4所示)，因此在刻蚀形成通孔或沟槽，以及去除光刻胶层过程中，介质层内的碳离子会被刻蚀气体或灰化气体带走，导致超低k介质层的介电常数k值发生偏移进而会导致超低k介质层电容发生变化，从而导致超低k介质层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。专利技术人针对上述技术问题，经过对原因的分析，不断研究发现在碳离子缺失会造成介质层介电常数k值发生偏移，那么在介质层中均匀地增加碳离子的含量可以避免了后续刻蚀工艺及光刻胶剥除工艺对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。图5为本专利技术形成介质层的具体实施方式流程示意图，如图5所示，执行步骤S11，提供半导体衬底；执行步骤S12，在所述半导体衬底上形成介质层，所述介质层至少分两次沉积形成，每次沉积预定厚度；执行步骤S13，在每次沉积后均进行碳处理。下面结合附图对本专利技术的具体实施方式做详细的说明。第一实施例图6至图11为本专利技术形成包含超低k介电层的半导体器件的第一实施例示意图(以形成金属布线层为例)。如图6所示，提供半导体衬底100，所述半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构。由于在本实施例的制作金属布线工艺中，需要形成的介质层厚度为2400埃 3000埃。因此，采用本实施例的方法，先在半导体衬底100上用化学气相沉积法形成第一层介质材料200a,所述第一层介质材料200a的厚度为800埃 1000埃。然后,对第一层介质材料200a进行第一次碳处理300a，使碳离子渗透入第一层介质材料200a中。 当沉积800埃 1000埃的介质材料后进行碳处理，在此厚度下碳离子可以完全渗入整层第一层介质材料200a中。本实施例中，所述第一次碳处理300a为含碳等离子体处理。所述含碳等离子体处理包含所体CxHy和氦气，其中CxHy含量为400 800sccm，氦气含量为2000 3000sccm。所述含碳等离子体处理采用的温度为350°C 400°C，时间为I 2分钟，射频功率为800 1200W。如图7所示，于经过碳处理的第一层介质材料200a上形成厚度为800埃 1000埃的第二层介质材料层200b，形成所述第二层介质材料层200b的方法为化学气相沉积法；然后，对第二层介质材料200b进行第二次碳处理300b，使碳离子渗透入第二层介质材料200b中。本实施例中，所述第二次碳处理300b为含碳等离子体处理。所述含碳等离子体处理包含所体CxHy和氦气，其中CxHy含量为400 800sccm，氦气含量为2000 3000sccm。所述含碳等离子体处理采用的温度为350°C 400°C，时间为I 2分钟，射频功率为800 1200W。如图8所本文档来自技高网...

【技术保护点】
一种介质层的形成方法，其特征在于，包括步骤：提供半导体衬底；在所述半导体衬底上形成介质层，所述介质层至少分两次沉积形成，每次沉积预定厚度；在每次沉积后均进行碳处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓浩，张彬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：