在集成电路器件中求解线性矩阵制造技术

一种用于求解线性矩阵方程的电路，这些线性矩阵方程涉及结式矩阵、未知矩阵和乘积矩阵，该乘积矩阵是结式矩阵与未知矩阵的乘积，该电路包括：矩阵分解电路，用于三角化输入矩阵以创建结式矩阵，该结式矩阵在对角线上具有多个结式矩阵矩阵元并且具有在对角线上的结式矩阵矩阵元以下的列中布置的另外的多个结式矩阵矩阵元。矩阵分解电路包括计算结式矩阵的对角线矩阵元的平方根倒数乘法路径，该平方根倒数乘法路径具有平方根倒数模块，并且所述平方根倒数模块计算对角线矩阵元的倒数用于在取代与对角线矩阵元相除的乘法中使用。可以通过在多个矩阵的任何第(n+1)行之前对每个第n行运算来隐藏延时。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在集成电路器件中求解线性矩阵，并且具体地涉及在诸如可编程逻辑器件(PLD)之类的可编程集成电路器件中求解线性矩阵。
技术介绍
某些线性矩阵方程可以采用形式RW = Z，其中R、W和Z中的每项是矩阵并且W包含未知数。这一问题分解成线性方程组，这些线性方程包括W的矩阵元与R的矩阵元相乘。求解W的矩阵元因此需要与R的矩阵元相除。然而对于一些矩阵(比如在LTE应用中通常发现的4X4矩阵)而言，在电路中实施除法运算可能消耗与组合的数据路径的其余部分一 样多的资源。另外，经过除法器的延时可能大于经过数据路径的其余部分的延时。
技术实现思路
本专利技术涉及用于通过将前述除法转变成乘法来求解某些线性矩阵问题的简化电路。这消除对消耗资源、增加延时的除法电路的需要。可以通过一次求解多个矩阵来进一步减少延时。可以在固定逻辑器件中提供或者可以向可编程集成电路器件(诸如可编程逻辑器件(PLD))中配置该电路。如在2008年2月25日提交、共同未决的、共同转让的第12/072，144号美国专利申请中说明的那样，可以使用Cholesky分解对矩阵因式分解(factor)、继而为前向或者后向代入来求解某些线性矩阵。Cholesky分解的结果可以是“三角化”矩阵——即在对角线上方无值的矩阵。仅作为一个例子，以下方程序列示出利用下三角矩阵R的前向代入例子。权利要求1.一种用于求解线性矩阵方程的电路，所述线性矩阵方程涉及结式矩阵、未知矩阵和乘积矩阵，所述乘积矩阵是所述结式矩阵与所述未知矩阵的乘积，所述电路包括 矩阵分解电路，用于三角化输入矩阵以创建结式矩阵，所述结式矩阵在对角线上具有多个结式矩阵矩阵元并且具有在所述对角线上的所述结式矩阵矩阵元以下的列中布置的另外的多个结式矩阵矩阵元，所述矩阵分解电路包括计算所述结式矩阵的对角线矩阵元的平方根倒数乘法路径；以及 第一矩阵存储器、第二矩阵存储器和第三矩阵存储器，用于分别存储所述结式矩阵、所述未知矩阵和所述乘法矩阵；其中 所述平方根倒数乘法路径包括平方根倒数模块，并且 所述平方根倒数模块计算所述对角线矩阵元的倒数。2.根据权利要求I所述的电路，其中 所述第一矩阵存储器将所述结式矩阵的每个矩阵元存储为实部和虚部； 每个所述对角线矩阵元仅有实部；并且 存储所述对角线矩阵元的所述倒数中的相应倒数以取代所述对角线矩阵元中的相应对角线矩阵元的不存在的虚部。3.根据权利要求I所述的电路，还包括 乘法器和求和电路，用于形成所述结式矩阵和所述未知矩阵的对应行的内积； 减法器，用于分别将所述乘积矩阵的相应矩阵元与所述内积相减以产生相应差值；以及 另外的乘法器，用于将每个相应差值与所述对角线矩阵元的所述倒数中的相应倒数相乘以确定所述未知矩阵的相应矩阵元。4.一种操作用于求解线性矩阵方程的电路的方法，所述线性矩阵方程涉及结式矩阵、未知矩阵和乘积矩阵，所述乘积矩阵是所述结式矩阵与所述未知矩阵的乘积，所述电路包括矩阵分解电路，用于三角化输入矩阵以创建结式矩阵，所述结式矩阵在对角线上具有多个结式矩阵矩阵元并且具有在所述对角线上的所述结式矩阵矩阵元以下的列中布置的另外的多个结式矩阵矩阵元，所述矩阵分解电路包括计算所述结式矩阵的对角线矩阵元的平方根倒数乘法路径，所述电路还包括第一矩阵存储器、第二矩阵存储器和第三矩阵存储器，用于分别存储所述结式矩阵、所述未知矩阵和所述乘法矩阵；其中所述平方根倒数乘法路径包括平方根倒数模块，并且所述平方根倒数模块计算所述对角线矩阵元的倒数，其中所述平方根倒数乘法路径包括平方根倒数模块，并且所述平方根倒数模块计算所述对角线矩阵元的倒数；所述方法包括 在所述第一矩阵存储器和所述第三矩阵存储器中的相应矩阵存储器中存储所述结式矩阵和所述乘积矩阵中的至少一种矩阵的相应多个矩阵，所述第一矩阵存储器和所述第三矩阵存储器中的每个矩阵的每行具有行索引，其中行索引从各个相应多个矩阵中的一个矩阵到所述相应多个矩阵中的另一矩阵重复；并且 对于每个行索引，在处理所述相应多个矩阵中的至少一个矩阵中的任何矩阵的具有任何其它行索引的任何行之前，处理所述相应多个矩阵中的所述至少一个矩阵中的每个矩阵中的具有所述行索引的所有行。5.一种配置可编程集成电路器件作为用于求解线性矩阵方程的电路的方法，所述线性矩阵方程涉及结式矩阵、未知矩阵和乘积矩阵，所述乘积矩阵是所述结式矩阵与所述未知矩阵的乘积，所述方法包括 配置所述可编程集成 电路器件的逻辑作为矩阵分解电路，所述矩阵分解电路用于三角化输入矩阵以创建结式矩阵，所述结式矩阵在对角线上具有多个结式矩阵矩阵元并且具有在所述对角线上的所述结式矩阵矩阵元以下的列中布置的另外的多个结式矩阵矩阵元，包括配置所述可编程集成电路器件的逻辑作为计算所述结式矩阵的对角线矩阵元的平方根倒数乘法路径；并且 配置所述可编程集成电路器件的存储器作为用于分别存储所述结式矩阵、所述未知矩阵和所述乘法矩阵的第一矩阵存储器、第二矩阵存储器和第三矩阵存储器；其中 所述平方根倒数乘法路径包括平方根倒数模块，并且 所述平方根倒数模块计算所述对角线矩阵元的倒数。6.根据权利要求5所述的方法，其中 每个所述对角线矩阵元仅有实部； 所述方法还包括配置所述第一矩阵存储器以将所述结式矩阵的每个矩阵元存储为实部和虚部；并且 存储所述对角线矩阵元的所述倒数中的相应倒数以取代所述对角线矩阵元中的相应对角线矩阵元的不存在的虚部。7.根据权利要求5所述的方法，还包括 配置所述可编程集成电路器件的逻辑作为乘法器和求和电路，所述乘法器和求和电路用于形成所述结式矩阵和所述未知矩阵的对应行的内积； 配置所述可编程集成电路器件的逻辑作为用于分别将所述乘积矩阵的相应矩阵元与所述内积相减以产生相应差值的减法器；并且 配置所述可编程集成电路器件的逻辑作为用于将每个相应差值与所述对角线矩阵元的所述倒数中的相应倒数相乘以确定所述未知矩阵的相应矩阵元的另外的乘法器。8.一种配置为用于求解线性矩阵方程的电路的可编程集成电路器件，所述线性矩阵方程涉及结式矩阵、未知矩阵和乘积矩阵，所述乘积矩阵是所述结式矩阵与所述未知矩阵的乘积，所述可编程集成电路器件包括 配置为矩阵分解电路的逻辑，所述矩阵分解电路用于三角化输入矩阵以创建结式矩阵，所述结式矩阵在对角线上具有多个结式矩阵矩阵元并且具有在所述对角线上的所述结式矩阵矩阵元以下的列中布置的另外的多个结式矩阵矩阵元，包括配置为平方根倒数乘法路径的逻辑，所述平方根倒数乘法路径计算所述结式矩阵的对角线矩阵元；并且 配置为第一矩阵存储器、第二矩阵存储器和第三矩阵存储器的逻辑，所述第一矩阵存储器、所述第二矩阵存储器和所述第三矩阵存储器用于分别存储所述结式矩阵、所述未知矩阵和所述乘法矩阵；其中 所述平方根倒数乘法路径包括平方根倒数模块，并且 所述平方根倒数模块计算所述对角线矩阵元的倒数。9.根据权利要求8所述的配置的可编程集成电路器件，其中 每个所述对角线矩阵元仅有实部； 所述第一矩阵存储器被配置成将所述结式矩阵的每个矩阵元存储为实部和虚部；并且存储所述对角线矩阵元的所述倒数中的相应倒数以取代所述对角线矩阵元中的相应对角线矩阵元的不存在的虚部。10.根据权利要求8所述的配置的可本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·兰厄默，K·达哈诺亚，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：