通用异步FIFO模块存储方法技术

通用异步FIFO模块存储方法，涉及通用异步FIFO模块存储方法。它为了解决解决现有异步FIFO模块存在对于D锁存器存储结构FIFO的IP核不能够使用问题。本发明专利技术通过输入信号给FIFO模块实现复位，当清零信号为高，在任意写信号或读信号上升沿到来时，根据写地址和读地址的关系判断双口RAM是否将要写满或读空，并据此置位标志位flag，当清零信号为高时判断FIFO模块的写使能位是否为高，若是则返回程序顶部，若否则向RAM写入当前数据返回程序顶部；当清零信号为高时判断FIFO模块的读使能位是否为高，若是则返回程序顶部；若否则从RAM向外读当前数据返回程序顶部。本发明专利技术适用于电子领域。

【技术实现步骤摘要】

本专利技术涉及一种存储方法，具体涉及通用异步FIFO模块存储方法。
技术介绍
现有的异步FIFO模块都是针对RAM架构设计的，例如Altera公司设计的FIFO模块IP核，其内部的存储空间是双ロ RAM。对于FPGA，RAM以及部分CPLD，这种架构是有效和可以使用的，但是对于某些型号的CPLD，例如EPM1270系列，由于它的内部不存在RAM存储结构，而只有基于D锁存器的存储结构。因此现有的异步FIFO模块存在对于D锁存器的存储结构FIFO的IP核不能够使用的问题。
技术实现思路
本专利技术为了解决现有的异步FIFO模块存在对于D锁存器的存储结构FIFO的IP核不能够使用的问题，从而提出了通用异步FIFO模块存储方法。通用异步FIFO模块存储方法，它包括下述步骤步骤一、通过输入信号给FIFO模块实现复位，用于将FIFO模块的地址位和状态位初始化，执行步骤ニ ；步骤ニ、判断FIFO模块的清零信号是否为低，判断为是，执行步骤ー；判断为否，执行步骤三；步骤三、判断FIFO模块的输入信号是否为读信号，判断为是，执行步骤四；判断为否，执行步骤五；步骤四、判断所述读信号上升沿是否到来，判断为是，本文档来自技高网...

【技术保护点】
通用异步FIFO模块存储方法，其特征在于：它包括下述步骤：步骤一、通过输入信号给FIFO模块实现复位，用于将FIFO模块的地址位和状态位初始化，执行步骤二；步骤二、判断FIFO模块的清零信号是否为低，判断为是，执行步骤一；判断为否，执行步骤三；步骤三、判断FIFO模块的输入信号是否为读信号，判断为是，执行步骤四；判断为否，执行步骤五；步骤四、判断所述读信号上升沿是否到来，判断为是，执行步骤十二和步骤六；判断为否，执行步骤二；步骤五、判断FIFO模块的写信号上升沿是否到来，判断为是，同时执行步骤十和步骤六；判断为否，执行步骤二；步骤六、判断读地址是否等于写地址加1，判断为是，执行步骤七；判断为否...

【技术特征摘要】

【专利技术属性】
技术研发人员：吴志兵，孙光辉，于金泳，孙义勇，任雨，周世亮，卢秋刚，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：