本实用新型专利技术公开了一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于：所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制1个用于写的FIFO的写、满信号。本实用新型专利技术的有益效果在于：利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制，简化了设计过程，缩短了设计周期，相比传统的FIFO之间读写的控制，状态机更加高效，稳定。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种用于实时图像数据传输数据时的FIFO读写的控制，尤其涉及的是一种基于FPGA在高分辨率扫描成像中的使用3个数据宽度为8位的FIFO的读和一个数据宽度为8位的FIFO的写的控制。
技术介绍
在高分辨率扫描成像系统中，FPGA中接受图像传感器的数据，经bayer2rgb模块完成初步的插值运算产生24位RGB图像数据后，再通过rgb2ycbcr模块转换为3个8位的YCbCr数据，传输至核心处理芯片如DSP以进行复杂 的数字信号处理运算。DSP完成运算处理后把图像数据以相同的数据格式传输至FPGA，FPGA通过解交织和插值模块完成YCbCr4:2:2到4:4:4格式转换后，使用ycbcr2rgb模块把数据转换为3个8位的RGB图像数据，分别写入3个FIFO中，由于最终的传输通道接口由USB的控制器和上位机构成，而且USB控制器的传输数据宽度为8位。因此在最终的传输之前必需把3个FIFO中的图像数据按照一定的顺序，写入到一个数据宽度为8位的FIFO中进行缓冲，再由FPGA控制USB控制器最终传输数据至上位机。
技术实现思路
本技术的目的在于提供一种使用有限状态机控制FIFO之间读写的装置，利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制，简化了设计过程，缩短了设计周期，相比传统的FIFO之间读写的控制，状态机更加高效，稳定。本技术所解决的技术问题可以采用以下技术方案来实现一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制I个用于写的FIFO的写、满号。在本技术的一个实施例中，所述FIFO的数据宽度均为8位。本技术的有益效果在于利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制，简化了设计过程，缩短了设计周期，相比传统的FIFO之间读写的控制，状态机更加闻效，稳定。附图说明图I为本技术所述装置的结构示意图。具体实施方式为使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本技术。如图I所示，本技术所述的一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制I个用于写的FIFO的写、满信号。此成像系统将从图像传感器获取的2592*1944 (像素/帧)的高分辨率bayer图像信号预处理成RGB彩色信号，通过rgb2ycbcr模块和输出时序控制模块，让DSP完成图像的核心数字信号处理运算，DSP处理完成后把图像数据传输回FPGA中，FPGA通过输入时序控制模块和yuv2rgb模块，把图像数据转换为24位的RGB数据，由于最终数据须由USB控制器的8位数据通道传输至上位机进行最后的拼接和处理，所以FPGA先把24位RGB数据存储到3个异步FIFO中，再由FSM有限状态机控制3个FIFO的读和最终连接USB控制器的FIFO的写，完成3个8位RGB数据按照BMP文件顺序(先8位B再8位G后8位R数据)的传输，直至按此顺序传输完成整幅图像数据。以上显示和描述了本技术的基本原理和主要特征和本技术的优点。本行业的技术人员应该了解，本技术不受上述实施例的限制，上述实施例和说明书中描述的只是说明本技术的原理，在不脱离本技术精神和范围的前提下，本技术还会有各种变化和改进，这些变化和改进都落入要求保护的本技术范围内。本技术要求保护范围由所附的权利要求书及其等效物界定。权利要求1.一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制I个用于写的FIFO的写、满号。2.根据权利要求I所述的一种使用有限状态机控制FIFO之间读写的装置，其特征在于，所述FIFO的数据宽度均为8位。专利摘要本技术公开了一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制1个用于写的FIFO的写、满信号。本技术的有益效果在于利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制，简化了设计过程，缩短了设计周期，相比传统的FIFO之间读写的控制，状态机更加高效，稳定。文档编号G06F5/06GK202584096SQ201220245429公开日2012年12月5日 申请日期2012年5月28日 优先权日2012年5月28日专利技术者安博文, 梁忠东, 李进文 申请人:上海海事大学本文档来自技高网...
【技术保护点】
一种使用有限状态机控制FIFO之间读写的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片通过FPGA连接上位机，其特征在于：所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制，FSM有限状态机还控制1个用于写的FIFO的写、满信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：安博文，梁忠东，李进文，
申请(专利权)人：上海海事大学，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。