本实用新型专利技术提供了一种移位寄存器、栅极驱动装置和显示装置。所述移位寄存器包括锁存器、第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管。所述栅极驱动装置包括多级所述移位寄存器；除第一级移位寄存器之外，其余每个移位寄存器的移位输入端均和上一级移位寄存器的移位反相输出端连接。本实用新型专利技术仅采用一个锁存器即实现了信号移位输出的功能，电路结构简单、信号布线少，级联形成的GOA电路占用面积少，可进一步减少对显示面板的显示面积的占用，从而实现显示器件的高解析度和窄边框化。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及显示
，尤其涉及ー种移位寄存器、栅极驱动装置和显示装置。
技术介绍
在TFT-IXD (薄膜场效应晶体管液晶显示器)中，实现ー帧画面显示的基本原理是通过source (源极)驱动将每一行像素所需的信号依次从上往下输出，通过gate (栅极)驱动依次从上到下对每ー像素行输入一定宽度的方波进行选通。现今的制造方法是将gate (栅极)驱动IC (集成电路)和source (源扱)驱动IC 通过C0G(Chip On Glass，将芯片固定于玻璃上)エ艺黏结在玻璃面板上。小尺寸TFT-IXD，当分辨率较高时，栅极驱动和源极驱动输出较多，驱动IC的长度将増大，这将不利于模组驱动IC的bonding(绑定)エ艺。同时IC连接时的线路设计也要占用一定面积,这种方式得到的面板集成度不高、占用面积较大，不利于显示设备实现高解析度和窄边框化。于是出现了 GOA (Gate Driver on Array,阵列基板行驱动，又称集成栅极驱动)技术，直接将TFT-IXD的栅极驱动电路(Gate driver ICs)集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，減少了面板的制作程序，降低了产品成本，同时提高了 TFT-LCD面板的集成度，使面板能更窄边框化和实现高的解析度。现有技术中，传统的a-Si (amorphous Silicon,非晶娃)G0A电路一般利用预充电和升压(boost)电路机制实现，其典型移位寄存器电路(Thomason电路)如图I所示，该电路工作吋，利用STV信号(起始信号)阶段进行预充电(图中P点)，从而实现移位输出的高电平方波。该电路中，包括4个晶体管T1-T4，两个电容Cl、C2，在上ー级信号作为输入Input (n-1)、两个时钟信号CLKl与CLK2、下一级的复位信号Reset (n+1)以及电压Voff的控制下形成本行的输出信号Row (n)。传统LTPS GOA(基于低温多晶娃技术的阵列基板行驱动)电路中移位寄存器如图2所示，其使用两个锁存器和四个传输门结构，其中一个锁存器用于编程，另ー个锁存器用于锁存输出信号，使用传输门控制锁存器的编程和信号输出。由图I和图2的电路结构图可以看出，现有技术中的GOA电路结构较为复杂，图I所示的电路中需要两个电容，导致电路占用了较大的空间，不利于实现面板窄边化的实现，同时电路中存在floating (电位不确定的悬空状态)，使得输出电平中存在很多噪音；图2所示的传统的移位寄存电路中，需要4个传输门和两个锁存器，电路结构复杂，而且必须使用复杂的CMOS(互补金属氧化物半导体)エ艺才能实现，エ艺成本上需要很大的投入。
技术实现思路
本技术的主要目的在于提供ー种移位寄存器、栅极驱动装置和显示装置，以減少信号线布线，使得结构简単。为了达到上述目的，本技术提供了ー种移位寄存器，包括移位输入端、锁存器、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、移位正相输出端和移位反相输出端，其中，所述第一薄膜晶体管，栅极与时钟信号输入端连接，漏极与所述锁存器的输入端连接；所述第二薄膜晶体管，栅极与所述锁存器的正相输出端连接，源极与所述第三薄膜晶体管的漏极连接，漏极与驱动电源的高电平输出端连接；所述第三薄膜晶体管，栅极与所述锁存器的反相输出端连接，源极与驱动电源的低电平输出端连接；所述第一薄膜晶体管的源极与所述移位输入端连接，所述第二薄膜晶体管的源极与所述移位正相输出端连接，所述第三薄膜晶体管的栅极与所述移位反相输出端连接； 所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管是n型TFT。实施时，所述第一薄膜晶体管的漏极分别与所述第三薄膜晶体管的栅极和所述锁存器的反相输出端连接。实施时，所述锁存器包括第一反相器和第二反相器，其中，所述第一反相器的输入端和所述第二反相器的输出端连接；所述第一反相器的输出端与所述第二反相器的输入端连接；所述第二反相器的输入端为所述锁存器的输入端；所述第一反相器的输出端为所述锁存器的反相输出端；所述第二反相器的输出端为所述锁存器的正相输出端。实施时，所述第一反相器包括第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管和第九薄膜晶体管，其中，所述第四薄膜晶体管，栅极和漏极与所述驱动电源的高电平输出端连接，源极与所述第五薄膜晶体管的栅极连接；所述第五薄膜晶体管，漏极与所述驱动电源的高电平输出端连接，源极分别与所述第一薄膜晶体管的漏极、所述第三薄膜晶体管的栅极和所述第六薄膜晶体管的漏极连接;所述第六薄膜晶体管，栅极与所述第二薄膜晶体管的栅极连接，源极与所述驱动电源的低电平输出端连接；所述第七薄膜晶体管，栅极和漏极与所述驱动电源的高电平输出端连接，源极与所述第八薄膜晶体管的栅极连接；所述第八薄膜晶体管，漏极分别与所述驱动电源的高电平输出端连接；所述第九薄膜晶体管，源极与所述驱动电源的低电平输出端连接；所述第五薄膜晶体管的源极与所述锁存器的反相输出端连接，所述第八薄膜晶体管的源极与所述锁存器的正相输出端连接，所述第九薄膜晶体管的栅极与所述锁存器的输入端连接；所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管和所述第九薄膜晶体管都是n型TFT。实施时，所述第五薄膜晶体管的源极与所述第九薄膜晶体管的栅极连接；所述第六薄膜晶体管的栅极分别与所述第八薄膜晶体管的源极和所述第九薄膜晶体管的漏极连接。本技术还提供了ー种栅极驱动装置，包括多级上述的移位寄存器；除第一级移位寄存器之外，其余每个移位寄存器的移位输入端均和上ー级移位寄存器的移位反相输出端连接。本技术还提供了一种显示装置，包括上述的栅极驱动装置。本技术提供了ー种移位寄存器，包括移位输入端、锁存器、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和移位输出端，其中，所述第一薄膜晶体管，栅极与时钟信号输入端连接，源极与所述锁存器的输入端连接；所述第二薄膜晶体管，栅极与所述锁存器的正相输出端连接，漏极与所述第三薄膜晶体管的源极连接，源极与驱动电源的高电平输出端连接；所述第三薄膜晶体管，栅极与所述锁存器的反相输出端连接，漏极与所述驱动电源的低电平输出端连接；所述第一薄膜晶体管的漏极与所述移位输入端连接，所述第二薄膜晶体管的漏极与所述移位输出端连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管是p型TFT。实施时，所述第一薄膜晶体管的源极分别与所述第三薄膜晶体管的栅极和所述锁存器的反相输出端连接。实施时，所述锁存器包括第一反相器和第二反相器，其中，所述第一反相器的输入端和所述第二反相器的输出端连接；所述第一反相器的输出端与所述第二反相器的输入端连接；所述第二反相器的输入端为所述锁存器的输入端；所述第二反相器的输出端为所述锁存器的正相输出端；所述第一反相器的输出端为所述锁存器的反相输出端。实施时，所述第一反相器包括第四薄膜晶体管和第五薄膜晶体管，所述第二反相器包括第六薄膜晶体管和第七薄膜晶体管，其中，所述第四薄膜晶体管，栅极和漏极分别与所述第一薄膜晶体管的源极、本文档来自技高网...
【技术保护点】
一种移位寄存器，其特征在于，包括移位输入端、锁存器、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、移位正相输出端和移位反相输出端，其中，所述第一薄膜晶体管，栅极与时钟信号输入端连接，漏极与所述锁存器的输入端连接；所述第二薄膜晶体管，栅极与所述锁存器的正相输出端连接，源极与所述第三薄膜晶体管的漏极连接，漏极与驱动电源的高电平输出端连接；所述第三薄膜晶体管，栅极与所述锁存器的反相输出端连接，源极与驱动电源的低电平输出端连接；所述第一薄膜晶体管的源极与所述移位输入端连接，所述第二薄膜晶体管的源极与所述移位正相输出端连接，所述第三薄膜晶体管的栅极与所述移位反相输出端连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管是n型TFT。
【技术特征摘要】
【专利技术属性】
技术研发人员：青海刚，祁小敬，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。