用于在凹陷特征中的连续钌膜上多步骤镀铜的方法技术

提供一种用于在先进集成电路的凹陷特征(206、207、208、209、211、213、264、275a、275b)中的连续钌金属膜(214)上多步骤镀铜的方法。连续钌金属膜(214)的使用可防止高纵横比(high-aspect-ratio)凹陷特征(206、207、208、209、264、275a、275b)的铜金属填充期间不需要的微观空隙的形成，例如，沟槽(266)和通道(268)，并可促使大的铜金属颗粒(233)的形成，包括镀在连续钌金属膜(214)上的连续铜金属层(228)。该大的铜金属颗粒(233)降低填有铜的凹陷特征(206、207、208、209、211、213、275a、275b)的电阻率，并提高集成电路的可靠性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在集成电路制备中镀金属的技术，特别是，涉及一种沉积并使用钌(Ru)膜来以铜(Cu)金属将凹陷特征镀层的处理方法。
技术介绍
集成电路(IC)包含各种半导体装置和多个导电的金属路径，其提供电源至半导体装置，并使半导体装置共享和交换信息。在集成电路内，通过使用将金属层彼此绝缘的金属间(intermetal)或层间介电层，金属层被堆在彼此的上部。一般情况下，每个金属层必须形成电接触于至少一个附加的金属层。该电接触通过在分隔金属层的层间介质中蚀刻孔(即通道)来实现，并以金属填充生成的通道来创造互连特征。在层间介质中金属层通常占用被蚀刻的通路。"通道(via)" 一般是指任何凹陷特征，如孔、线或其他相似的特征，其形成于介电层内，来提供电连接穿过介电层至介电层下面的导电层。同样，凹陷特征包含连接 两个或更多通道的金属层的凹陷特征通常被称为沟槽(trenches)。集成电路技术的不断发展中的长期目标是减少集成电路的尺寸。集成电路尺寸的减小减少了面积电容并是获得更闻速度性能的集成电路的关键。此外，减少集成电路模具的面积可在集成电路制备中造成更高的产量。上述优点促使集成电路尺寸的不断缩本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：弗兰克·M·切里奥，水野茂，乔纳森·里德，托马斯·本努斯瓦米，
申请(专利权)人：东京电子株式会社，诺发系统有限公司，
类型：
国别省市：