移位寄存器单元及其驱动方法、栅极驱动装置和显示装置制造方法及图纸

技术编号:8163497 阅读:181 留言:0更新日期:2013-01-07 20:46
本发明专利技术提供了一种移位寄存器单元及其驱动方法、栅极驱动装置和显示装置。所述移位寄存器单元包括RS触发器、上拉薄膜晶体管和下拉薄膜晶体管,其中,所述RS触发器,置位端与输入端连接,复位端与复位信号输入端连接,正相输出端与上拉节点连接,反相输出端与下拉节点连接;所述上拉薄膜晶体管,栅极与上拉节点连接,源极与时钟信号输入端连接,漏极与输出端连接;所述下拉薄膜晶体管,栅极与下拉节点连接,源极与输出端连接,漏极与低电平输出端连接。本发明专利技术可以去除原有的复位薄膜晶体管,从而减小了阵列基板行驱动布局的区域,利于实现窄边框的设计。

【技术实现步骤摘要】

本专利技术涉及显示领域,尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
技术介绍
如图I所示,现有的移位寄存器单元电路包括RS触发器11、上拉薄膜晶体管TU、下拉薄膜晶体管TD和复位薄膜晶体管Treset,其中,所述RS触发器11,置位端S接入输入信号,复位端R接入复位信号,正相输出端Q与上拉节点Pu连接,反相输出端G与下拉节点ro连接; 所述上拉薄膜晶体管TU,栅极与上拉节点连接,源极接入第一时钟信号输入端CLK连接,漏极与输出端Output连接;所述下拉薄膜晶体管TD,栅极与下拉节点F1D连接,源极与输出端Output连接,漏极与低电平输出端VGL连接;所述复位薄膜晶体管Treset,栅极接入复位信号,源极与输出端Output连接,漏极与低电平输出端连接。为了使输出端Output放电,一般使用复位薄膜晶体管Treset,但是,复位薄膜晶体管Treset需要从栅线(Gate Line)整个的电容中进行放电,需要相当大的W/L (宽长比)的设计,导致GOA layout (阵列基板行驱动布局)区域变大,不利于narrow bezel (窄边框)的设计。如图2所示,本文档来自技高网...

【技术保护点】
一种移位寄存器单元,其特征在于,包括RS触发器、上拉薄膜晶体管、下拉薄膜晶体管和自举电容,其中,所述RS触发器,置位端与输入端连接,复位端与复位信号输入端连接,正相输出端与上拉节点连接,反相输出端与下拉节点连接;所述上拉薄膜晶体管,栅极与上拉节点连接,源极与时钟信号输入端连接,漏极与输出端连接;所述下拉薄膜晶体管,栅极与下拉节点连接,源极与输出端连接,漏极与低电平输出端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员:韩承佑
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1