【技术实现步骤摘要】
本专利技术有关于一种接收电路,特别是有关于一种能兼容于具有不同规格需求的多个核心电路的接收电路。
技术介绍
图I是现有技术中具有多输出信号的接收电路的示意图。请参阅图1,接收电路I接收输入信号SIN以及参考信号SREF,且接收电路I包含分别产生输出信号0UT10与OUTll的路径单元10与路径单元11。接收电路I是核心电路所耦接的输出/输入(I/O)电路的 一部分。耦接接收电路I的此核心电路接收输出信号0UT10及/或0UT11。路径单元10用来产生符合残余连续终结逻辑电路(stub series terminated logic, SSTL)标准的输出信号0UT10给核心电路,例如双倍数据速率(double data rate, DDR) I、DDRII、或DDRIII存储器。路径单元10根据SSTL标准来接收输入信号SIN与参考信号SREF,且包含差分接收器100与电平移位器101。路径单元11则用来产生符合低压晶体管对晶体管逻辑(IoWvoltage transistor-transistor logic,LVTTL)标准的输出信号OUT 11 给核心电路 ...
【技术保护点】
一种接收电路,适用于核心电路,该接收电路包含:第一接收路径单元,用来接收输入信号以及根据该输入信号输出输出信号至该核心电路,其中,该第一接收路径单元包含:输入缓冲器,操作在核心电源域中且接收第一箝制信号;其中,当该输入信号的电平实质上等于或低于第一预设电压电平时,该输入信号被传送至该输入缓冲器以作为该第一箝制信号,且该输入缓冲器根据该第一箝制信号来输出处于该核心电源域的该输出信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:饶哲源,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。